적분형(단일 슬로프) ADC: 원리, 장점 및 듀얼 슬로프 대안

개요

플래시 ADC가 속도에서 뛰어나지만, 많은 설계에서 큰 부품 수가 금지적일 수 있습니다. 복잡성을 줄이는 일반적인 전략은 플래시 ADC의 DAC 기반 램프를 아날로그 적분기와 정밀 디지털 카운터로 대체하는 것으로, 단일 슬로프 또는 적분형 ADC로 알려진 것입니다.

이 아키텍처에서 연산 증폭기 적분기는 연속적인 톱니파 파형을 생성합니다. 아날로그 입력이 고속 비교기에 의해 이 램프와 비교됩니다. 비교기 출력이 토글되는 순간은 적분기 전압이 입력과 일치했음을 나타내며, 크리스탈 발진기 클럭으로 구동되는 카운터가 경과 시간을 캡처합니다.

핵심 블록 다이어그램은 아래와 같습니다:

다이어그램은 IGFET 기반 방전 트랜지스터를 단순화합니다. 실제로는 클럭에 연결래치 회로가 비교기가 하이일 때 커패시터가 완전히 방전되도록 보장합니다.

변환 중 비교기 출력은 입력이 적분기 출력을 초과하는 동안 로우입니다. 적분기가 커패시터를 선형적으로 충전하고 카운터가 고정된 클럭 속도로 증가합니다. 커패시터 전압이 입력과 같아지면 비교기가 하이로 플립하여 카운터 값을 시프트 레지스터에 래치하고 IGFET를 트리거하여 커패시터를 0으로 방전시킵니다.

적분기 전압이 0으로 떨어지면 비교기가 다시 로우로 전환되어 카운터를 클리어하고 다음 변환을 시작하게 합니다. 실제로 단일 슬로프 ADC는 디지털 램프 ADC처럼 동작하지만, 계단형 대신 부드러운 톱니파 기준을 사용합니다.

DAC를 제거했음에도 불구하고, 단일 슬로프 아키텍처는 캘리브레이션 드리프트를 겪습니다. 변환 정확도가 적분기의 기울기(-V_ref, R, C로 설정)와 카운터의 클럭 속도 간의 정확한 일치에 의존하기 때문에, 두 매개변수 중 어느 하나라도 드리프트하면 성능이 저하됩니다. 디지털 램프 ADC에서는 클럭이 업데이트 시간만 영향을 미치는 반면, 적분과 카운팅의 상호 의존성은 단일 슬로프 ADC를 노화와 온도 변화에 취약하게 만듭니다.

그러나 부품 수 감소와 단순화된 레이아웃은 저비용, 저전력 응용 분야에서 매력적일 수 있습니다.

이 ADC 회로는 비교기 기준 전압이 '계단'이 아닌 부드러운 톱니파 파형이라는 점을 제외하면 디지털 램프 ADC와 매우 유사하게 동작합니다.

듀얼 슬로프 컨버터

듀얼 슬로프 ADC는 두 번의 적분 단계를 사용하여 캘리브레이션 드리프트 문제를 해결합니다. 첫 번째 단계에서 적분기는 알 수 없는 입력으로 고정된 시간 간격(카운터로 측정) 동안 충전됩니다. 두 번째 단계에서 적분기는 알려진 기준 전압으로 일정한 속도로 방전되며, 시작 전압으로 돌아가는 데 필요한 시간이 카운트됩니다.

두 시간 간격의 비율이 직접 디지털 값을 산출하며, 적분과 카운팅이 같은 사이클 동안 발생하므로 클럭 주파수의 변화가 상쇄됩니다. 더 빠른 클럭은 고정 시간 단계를 단축하지만 방전 카운팅도 가속화하여 최종 결과를 변경하지 않습니다.

또한 적분 단계에 내재된 평균화는 듀얼 슬로프 컨버터를 과도 노이즈에 대해 매우 강건하게 만듭니다. 적분 윈도우 동안 입력을 합산함으로써 스파이크와 딥이 평활화되는데, 이것이 듀얼 슬로프 ADC가 멀티미터 및 에너지 미터 같은 정밀 측정 기기에서 흔히 사용되는 이유입니다.

요약하자면, 단일 슬로프 ADC가 더 단순한 설계를 제공하지만, 듀얼 슬로프 아키텍처는 더 긴 변환 시간을 대가로 우수한 정확도와 노이즈 내성을 제공합니다.

관련 워크시트

• 아날로그-디지털 변환 워크시트