ADC 추적

카운터 DAC 기반 변환기 테마의 세 번째 변형은 내 생각에 가장 우아합니다. DAC를 구동하는 일반 "업" 카운터 대신 이 회로는 업/다운 카운터를 사용합니다.

카운터는 지속적으로 클럭되며 업/다운 제어 라인은 비교기의 출력에 의해 구동됩니다. 따라서 아날로그 입력 신호가 DAC 출력을 초과하면 카운터는 "카운트 업" 모드로 들어갑니다.

DAC 출력이 아날로그 입력을 초과하면 카운터가 "카운트 다운" 모드로 전환됩니다. 어느 쪽이든 DAC 출력은 항상 추적하는 적절한 방향으로 계산됩니다. 입력 신호.

사이클이 끝날 때 이진 카운트를 버퍼링하는 데 시프트 레지스터가 필요하지 않은 방법에 주목하십시오. 카운터의 출력은 계속해서 입력을 추적하므로(입력을 만나기 위해 카운트한 다음 다시 0으로 재설정하는 대신) 이진 출력은 모든 클록 펄스와 함께 합법적으로 업데이트됩니다.

이 컨버터 회로의 장점은 카운터가 재설정될 필요가 없기 때문에 속도입니다. 이 회로의 동작에 유의하십시오.

다른 "카운팅" ADC 회로보다 업데이트 시간이 훨씬 빠릅니다. 또한 카운터가 아날로그 신호를 "따라잡아야" 했던 플롯의 맨 처음에 출력의 변화율이 첫 번째 카운팅 ADC의 변화율과 어떻게 동일했는지 주목하십시오.

또한 이 회로에 시프트 레지스터가 없으면 이진 출력은 카운터 및 연속 근사 ADC 회로에서와 같이 0에서 정확한 카운트로 점프하지 않고 실제로 램프 업됩니다.

아마도 이 ADC 설계의 가장 큰 단점은 바이너리 출력이 결코 안정적이지 않다는 사실일 것입니다. 완벽하게 안정적인 아날로그 입력 신호가 있더라도 모든 클록 펄스마다 항상 카운트 사이를 전환합니다. 이 현상을 비공식적으로 비트 보블이라고 합니다. , 일부 디지털 시스템에서는 문제가 될 수 있습니다.

그러나 이러한 경향은 시프트 레지스터를 창의적으로 사용하여 극복할 수 있습니다. 예를 들어 카운터의 출력은 출력이 두 단계 이상 변경될 때만 병렬 입력/병렬 출력 시프트 레지스터를 통해 래치될 수 있습니다. 같은 방향으로 두 개 이상의 연속 카운트를 감지하는 회로를 구축하는 것은 약간의 독창성이 필요하지만 노력할 가치가 있습니다.

관련 워크시트: