연산 증폭기의 입력 임피던스:정의 및 계산 방법

먼저 Op-Amp는 연산 증폭기를 의미합니다. 그리고 장치는 고이득 전자 전압 증폭기(DC 결합)입니다. 또한 단일 종단 출력과 고유한 입력 저항이 있습니다. 또한 아날로그 전자 회로의 기본 빌딩 블록입니다. 또한 임피던스는 전압과 입력 전류 간의 상관 관계를 보여줍니다. 즉, Op-Amp의 입력 임피던스에 대해 이야기할 때 선택한 것이 회로인지 기본 칩인지를 명확히 하는 것이 중요합니다.

차이점은 무엇입니까? 전자는 연산 증폭기 회로 자체에 대해 말하고 후자는 칩의 회로에 중점을 둡니다.

더 알고 싶으십니까? 걱정하지 마세요. Op-Amp의 출력 임피던스가 낮은 이유, 계산 방법 등에 대한 분석 정보를 얻을 수 있습니다.

집적 회로 연산 증폭기의 일반적인 입력 임피던스는 얼마입니까?

입력 임피던스 연산 증폭기

의심할 여지 없이 연산 증폭기 주변에 회로를 배치할 때 차동 입력 전압 임피던스를 변경할 수 있습니다. 또한 피드백과 외부 전자 부품을 적용하는 방식이 전체 회로 입력 임피던스와 신호 소스에 영향을 미칠 수 있습니다.

즉, 두 개의 입력 임피던스가 있습니다. 공통 모드(Z_cm+ &Z_cm- ) 및 차동(Ziff). 전자는 입력 단계에서 접지로 오는 임피던스를 나타냅니다. 동시에 후자는 두 입력 간의 임피던스에 관한 것입니다.

또한 임피던스는 일반적으로 높고 저항성이 있습니다(10 ⁵ – 10 ¹² 옴). 즉, 임피던스가 높은 입력 장치입니다. 그리고 20 – 25pF만큼 높을 수 있는 일부 션트 커패시턴스가 있습니다.

따라서 대부분의 연산 증폭기 회로에서 반전 및 비반전 입력 임피던스를 낮은 값으로 줄일 수 있습니다. 그리고 (차동 및 공통 모드 입력 임피던스)가 더 중요하다는 점을 고려하면 네거티브 피드백으로 이를 수행할 수 있습니다. 또한 반전 및 비반전 입력 단자도 마찬가지로 중요합니다.

또한 연산 증폭기 회로의 입력 임피던스는 일반적으로 높습니다. 연산 증폭기가 전압 분배기처럼 작동하기 때문입니다.

따라서 임피던스가 높을수록 Op-Amp 입력에서 더 많은 전압 강하가 발생합니다. 그러나 입력 임피던스가 낮으면 회로에 전압 강하가 발생하지 않습니다. 결과적으로 신호를 받을 수 없습니다.

출력 임피던스 연산 증폭기

출력 임피던스 연산 증폭기는 입력 임피던스와 유사합니다. 그러나 더 많은 전류를 공급해야 할 때 소스의 겉보기 전압이 얼마나 변하는지를 나타냅니다. 예를 들어 부하가 걸리지 않은 배터리가 부하가 걸린 배터리보다 전압이 높을 때 직장에서 전류 소스 임피던스를 찾을 수 있습니다.

연산 증폭기 차동 증폭기

출처:Wikimedia Commons

예를 들어, 연산 증폭기에는 6V 출력 신호가 있고 개방 회로를 사용하여 전위차 전압을 측정합니다. 회로가 열려 있으므로 전류는 0A가 됩니다. 반면에 전압은 6V가 됩니다. 이 시점에서 출력을 피드백 저항에 연결할 수 있습니다. 그리고 연산 증폭기 피드백 회로의 출력 전류가 60mA가 되도록 하면 됩니다.

또한 저항 양단의 전압을 측정하면 약 5.99V를 얻을 수 있습니다.

이를 통해 연산 증폭기의 출력 임피던스를 얻을 수 있습니다.

-6V/0mA – 5.99V/60mA =0.2옴.

결과의 단위가 변경된 이유는 무엇입니까? 첫째, 낮은 소스 임피던스는 연산 증폭기가 상당한 전압 변화 없이 많은 전류를 싱크할 수 있음을 나타냅니다. 또한 결과에서 연산 증폭기의 입력 임피던스가 연산 증폭기 출력 범위 신호를 표시하는 부하 임피던스와 유사함을 알 수 있습니다.

또한 연산 증폭기의 출력 임피던스와 출력 전위는 연산 증폭기의 신호를 수신하는 소스 임피던스와 유사합니다. 따라서 소스가 적당히 낮은 부하 임피던스와 공급 전류로 부하를 지시할 때 부하가 큽니다. 또한 전압 신호에는 높은 전류와 더 큰 이득이 필요합니다.

즉, 소스 임피던스가 낮더라도 소스는 전압 처짐을 제외하고 전류를 전달할 수 있습니다. 따라서 전압 처짐을 줄이려면 부하 임피던스가 소스 임피던스보다 커야 합니다.

따라서 높은 부하 임피던스는 높은 부하 임피던스일 때 더 적은 전류와 전력으로 변환됩니다.

이상적인 연산 증폭기 임피던스

이상적인 연산 증폭기 임피던스의 특징 중 하나는 무한 입력 임피던스와 무한 이득을 갖는다는 것입니다. 또한 입력 리드로 흐르는 전류가 0임을 의미합니다. 그리고 이것은 입력 단자에 전류가 들어오고 나가지 않기 때문에 발생합니다(비반전 및 반전). 따라서 더 높은 단위 이득이 있을 것입니다.

또한 이상적인 연산 증폭기는 출력 임피던스가 0입니다. 따라서 출력 전류는 출력 전압과 무관합니다. 따라서 이상적인 연산 증폭기는 전압을 전달하기 위해 부하를 지시하는 출력 임피던스가 필요하지 않습니다.

간단히 말해서 출력 임피던스가 0이거나 낮다고 말할 수 있습니다. 이에 반해 입력 임피던스는 무한대이거나 높은 입력 임피던스를 가지고 있습니다.

입력 임피던스와 출력 임피던스는 어떻게 계산합니까?

임피던스는 전압과 전류의 관계를 나타내므로 ΔI 대 ΔV의 비율로 나타낼 수 있습니다. ΔI는 전류 변동을 나타내고 ΔV는 전압 변동을 나타냅니다.

또한 입력 공통 모드 전압 범위의 차이에 대한 입력 바이어스 전류의 차이를 측정할 수 있습니다.

따라서 출력 임피던스, 개방 루프 이득 방정식 및 소스 임피던스와 같은 매개 변수가 있으면 도움이 됩니다. 이를 통해 전압 분배기 원리를 사용하여 출력 및 입력 전압을 얻을 수 있습니다.

(Zin/(Rs + Zin)) Vin =Vsource—(1)

어디:

• Rs - 소스 임피던스
• Zin - 입력 임피던스
• Vin—증폭기의 기준 전압
• Vsource—입력 전압

이를 통해 아래 공식으로 출력 부하 전압을 계산할 수도 있습니다.

투표. (재장전/(재장전 + Zout) =블라드—(2)

어디:

• Rload - 부하 저항
• Zout—앰프의 출력 임피던스
• Vload - 부하 양단의 전압
• Vout—증폭기의 출력

또한 Vout을 입력 전압 이득 시간으로 대체할 수 있습니다.

출력 임피던스를 측정할 수 있습니까? 물론 당신은 할 수. 그러나 이를 Venin 등가 회로로 측정해야 합니다.

• Vo/Is =Zout—(3)
• 어디:
• I—출력이 짧은 경우 출력 전류
• Vo - 출력이 개방 회로일 때 출력 전압

위의 공식은 전류와 출력 전압 사이의 선형 관계에서 나온 것이라는 점에 유의하는 것이 중요합니다.

연산 증폭기 전압 증폭기

출처:위키미디어

Op Amp의 입력 임피던스가 무한인 이유

일반적으로 임피던스는 전류 흐름(직접 또는 교류)에 반대되는 회로를 나타냅니다. 따라서 무한한 이상적인 연산 증폭기에 임피던스의 두 입력 단자가 있습니다. 그리고 입력 단자에서 연산 증폭기로 전류가 흐르지 않기 때문에 무한대입니다.

따라서 입력이 전압을 보고 응답할 수 있습니다. 그러나 전압은 연산 증폭기로 전류를 흐르게 하지 않습니다.

즉, 연산 증폭기는 입력 전압에 영향을 미치지 않습니다. 그러나 실제로는 연산 증폭기의 입력 회로에서 미세한 누설 전류(보통 몇 밀리암페어 미만)를 알 수 있습니다.

Op Amp의 출력 임피던스가 낮은 이유

연산 증폭기의 출력 임피던스는 출력이 전달하는 전압이 일정하기 때문에 낮습니다. 그리고 출력이 부하를 증가시키는 회로에 연결되어도 일정하게 유지됩니다.

그러나 실제로는 연산 증폭기의 출력 임피던스에 일반적으로 몇 옴이 있음을 알 수 있습니다. 따라서 출력 단자의 실제 전압은 출력에 연결하는 부하에 따라 달라집니다.

마무리

연산 증폭기의 입력 임피던스가 높은 것이 일반적입니다. 결국 연산 증폭기는 전압 이득 장치입니다. 또한 높은 임피던스로 인해 입력에서 전압이 떨어질 수 있습니다. 또한 낮은 전류 소모를 유지하고 로딩 효과를 방지하는 데 도움이 됩니다.

주제에 대해 어떻게 생각하세요? 계산에 도움이 필요하십니까? 또는 질문이나 제안 사항이 있습니까? 부담 없이 연락주십시오.