J111 JFET 완벽 가이드: 핀아웃, 특성, 동작 원리, BJT 비교, 응용 회로

J111 JFET란?

J111은 N채널 정션 전계효과 트랜지스터(JFET)로, 고입력 임피던스, 저잡음, 고이득 특성을 갖춘 소신호 소자입니다. 아날로그 스위칭, 초퍼, 오디오 프리앰프, 계측 증폭기 등 정밀 아날로그 회로에 널리 사용됩니다. TO-92, SOT-23, 베어 다이 패키지로 제공.

핀 구성 (TO-92 기준)

핀	이름	기능
1	드레인 (D)	전류 유입 단자
2	소스 (S)	바이어싱 제어 / 전류 출력
3	게이트 (G)	그라운드 기준 / 제어 입력

심볼: N채널 JFET는 채널(수직선)에 게이트(대각선 화살표)가 P형 접합으로 연결된 형태.

주요 전기적 사양 (최대 정격)

파라미터	기호	값
게이트-소스 전압	VGS	-35V
드레인-게이트 전압	VDG	35V
드레인-소스 전압	VDS	35V
드레인 전류 (연속)	ID	50mA (일반)
전력 소모	PD	625mW
동작/보관 온도	TJ, Tstg	-65°C ~ +150°C
리드 온도 (납땜)	TL	300°C (10초)

주요 전기적 특성 (Typical, TA=25°C)

• 게이트-소스 차단 전압: VGS(off) = -3V ~ -10V
• 포화 드레인 전류: IDSS = 20mA (최소) ~ 100mA (최대)
• 순방향 트랜스콘덕턴스: gfs = 5mS (최소) ~ 15mS (typ 10mS)
• 입력 임피던스: >10^12 Ω (극히 높음, 본질적으로 게이트 전류 ≈ 0)
• 잡음 전압: 1.2 nV/√Hz (매우 낮음)
• 출력 임피던스: 높음 (전류 소스 특성)

JFET 동작 원리 (N채널 기준)

케이스 1: VGS = 0V, VDS 인가

1. 게이트-소스 간 0V, 드레인-소스 간 양전압(VDS) 인가
2. 게이트-채널 PN 접합에 역바이어스 → 공핍층 형성
3. 공핍층 사이 채널 통해 전자(다수 캐리어) 소스→드레인 흐름
4. 공핍층 폭이 채널 폭 결정 → IDSS (포화 전류) 흐름

케이스 2: VGS < 0V (역바이어스 증가)

1. 게이트에 음전압 인가 → 게이트-채널 역바이어스 증가
2. 공핍층 확대 → 유효 채널 폭 좁아짐 → 채널 저항 증가
3. 드레인 전류(ID) 감소
4. VGS = VGS(off) → 채널 완전 핀치오프 → ID = 0 (차단)

→ 게이트 전압으로 드레인 전류 제어 (전압 제어 전류 소스)

P채널 JFET

• 캐리어: 정공 (홀)
• 극성 반전: VGS > 0로 채널 제어, VDS < 0로 동작
• 동작 원리는 동일, 극성만 반대

JFET vs BJT 비교표

특성	JFET (단극성)	BJT (양극성)
캐리어	단일 (전자 또는 정공)	둘 다 (전자 + 정공)
입력 바이어스	게이트-소스 역바이어스	베이스-이미터 순바이어스
입력 임피던스	매우 높음 (>10^12 Ω)	낮음 (~kΩ)
게이트/베이스 전류	≈ 0 (pA~nA 누설)	μA~mA 필요
잡음	낮음 (접합 없음, 1/f 잡음 적음)	높음 (쇼트키/샷 잡음)
제어 방식	전압 제어 (VGS → ID)	전류 제어 (IB → IC)
열 안정성	양호 (음의 온도 계수)	열 폭주 가능 (양의 온도 계수)
이득 대역폭	보통 (수십 MHz)	높음 (수백 MHz~GHz)
방사 내성	우수	민감

대체 소자

• J107: J111 직접 대체, 저잡음/고이득, 비용 효율적
• 2N5457, 2N5458, 2N5459 (일반 N채널 JFET)
• J112, J113 (J111 패밀리, IDSS/VGS(off) 등급 차이)
• BF245, BF246, BF247 (유럽 타입, 유사 특성)

주요 응용 회로

1. 저잡음 오디오 프리앰프

• 공통 소스 구성, 소스 디제네레이션 저항으로 이득 안정화
• 입력 임피던스 높음 → 고임피던스 소스(피에조 픽업, 콘덴서 마이크)와 매칭 우수

2. 아날로그 스위치/초퍼

• 게이트 전압으로 채널 ON/OFF (VGS=0: ON, VGS
• 저온 저항(RDS(on)) 변조 최소화, 충전 주입 적음
• 멀티플렉서, 샘플-홀드, 모듈레이터

3. 전압 제어 저항 (VCR)

• 삼극관 영역(VDS 작음)에서 저항값 ≈ 1/gfs(VGS)
• 자동 이득 제어(AGC), 컴프레서, 필터 튜닝

4. 정전류 소스 / 전류 미러

• 게이트-소스 쇼트 또는 고정 바이어스로 IDSS 기반 정전류
• 온도 보상 위해 듀얼 JFET 매칭 쌍 사용 (예: 2N5911, LSK170)

5. 임피던스 변환기 (버퍼)

• 소스 팔로워(공통 드레인): 전압 이득 ≈ 1, 고입력/저출력 임피던스
• 센서 신호 버퍼링, ADC 드라이버

설계 팁

• IDSS, VGS(off) 분포 넓음 → 개별 소자 선별 또는 자기 바이어스 회로로 바이어스 안정화
• 게이트 보호: 정전기/과전압 방지 위해 게이트-소스 사이 백투백 제너(±10V) 또는 클램프 다이오드 권장
• 고주파에서 게이트-드레인 커패시턴스(Crss) = Cgd 고려 (밀러 효과)
• PCB 레이아웃: 게이트 배선 짧게, 가드 링으로 누설 전류 차단

결론

J111 JFET은 초고입력 임피던스, 저잡음, 전압 제어 특성이 필요한 정밀 아날로그 회로의 핵심 부품입니다. BJT와 달리 게이트 전류가 거의 없어 센서 인터페이스, 오디오 프리앰프, 아날로그 스위칭, 계측 증폭기에서 독보적 장점을 가집니다. IDSS/VGS(off) 산포가 크므로 회로 설계 시 자기 바이어스나 피드백으로 바이어스 포인트 안정화에 유의하세요.