PCB 휨 방지 검증 전략: 신뢰성 있는 성능을 위한 솔루션

배경

전자 제품의 소형화와 고정밀화 추세로 부품 소형화가 필수적입니다. 소형 부품이 대면적 PCB에 실장될 때 보드 평탄도에 대한 요구사항이 훨씬 높아집니다. 자연스럽게 PCB 제조사가 PCB 휨(warpage) 정도를 줄이는 방법을 고민하는 필수 주제가 되었습니다.

IPC-600 제조 규정에 따르면 SMT 조립 대상 PCB 휨은 최대 0.75% 이하여야 합니다. 하지만 대면적 기판에 소형 부품 조립 시 이 규정은 충분치 않습니다. 일반적으로 대면적 PCB에 소형 부품 조립 요구를 충족하려면 PCB 휨을 0.5% 이하로 낮춰야 합니다.

휨 분석 (Warpage Analysis)

샘플 8층 PCB(크기 248mm±0.25 × 162.2mm±0.20)로 휨 문제 분석. 요구 휨 0.5%이나 초도 양산 후 실제 휨 2.5%~3.2% 범위.

층 구조: (이미지 참조)

각 층 구리 잔여율: (이미지 참조)

분석 결과: 이 샘플 보드의 두드러진 특징은 각 층 간 구리 분포 불균형. 게다가 구리가 상대적으로 두꺼워 보드 휨 발생.

PCB 휨 해결 솔루션

Scheme #1: 구리 잔여율 균형화 + 패널 크기 축소

• 공백 영역에 구리 채우기(copper pouring)로 층간 구리 잔여율 균형화
• 회전 패널화(rotation panelization) 방식으로 패널 크기 축소해 보드 변형 응력 감소: 패널 크기 610×520mm → 610×356mm 변경. 패널 어레이 3×2 → 2×2

결과: 구리 잔여율 개선(그림 3 참조). 휨 2.0%~2.9% 범위로 뚜렷한 개선했으나 0.5% 요구사항엔 아직 미달.

Scheme #2: 보드 강성 강화

Scheme #1 기반으로 보드 강성 추가. 층 구조 변경(그림 4 참조).

결과: 휨 여전히 2.0%~2.9% 범위. 이 방식은 휨 문제 해결에 효과 없음. 휨과 보드 강성 간 상관관계 낮음. Scheme #1 최적화 지속 필요 → 구리 잔여율 균형화 추가 방안 모색.

Scheme #3: Layer 2와 Layer 6 교환

Scheme #1 기반으로 Layer 2와 Layer 6 교환. 변경 후 각 층 구리 잔여율(그림 5 참조).

결과: PCB 휨 0.5% 이내 유지. 리플로우 솔더링 2회 후에도 0.5% 유지로 요구사항 충족. 300개 시험 생산으로 신뢰성 검증. Scheme #3이 모든 방안 중 최적.

결론

모든 유전체 층 분포가 균일한데 구리 분포가 불균일해 PCB 휨 발생. 각 층 구리 잔여율 균형화로 휨을 2.5%~3.2%에서 0.5% 이내로 감소. PCB 휨 문제의 핵심 해결책은 유전체 층과 구리 층 간 구리 잔여율 균형화에 있음.

조립 공정에서 휨 문제 고려 시 부품 레이아웃, 열 분포, 조립 분포로 균등화 달성해 보드 휨 감소 및 제품 품질 보장 필요.

참고 자료

• PCB 레이어 수 및 레이어 분포 결정 요인
• 다층 PCB 제작
• 반드시 알아야 할 핵심 PCB 설계 규칙
• SMT 제조에 영향을 미치는 PCB 설계 요소