고속 디지털 회로의 PCB 설계에서 임피던스 제어

임피던스 제어 기술은 고속 PCB의 우수한 성능을 보장하기 위해 효과적인 방법을 채택해야 하는 고속 디지털 회로 설계에서 매우 중요합니다.

PCB의 고속 회로 전송 라인의 임피던스 계산 및 임피던스 제어

• 전송선의 등가 모델

그림 1은 탠덤 및 다중 커패시터, 저항 및 인덕터를 포함하는 구조인 PCB에 대한 전송 라인의 등가 효과를 보여줍니다(RLGC 모델).

탠덤 저항의 일반적인 값은 0.25 ~ 0.55ohms/foot 범위이며 여러 저항기의 저항 값은 일반적으로 상당히 높게 유지됩니다. PCB 전송 라인에 기생 저항, 커패시턴스 및 인덕턴스가 추가되면 전송 라인의 전체 임피던스를 특성 임피던스(Z₀ ). 특성 임피던스의 값은 선경이 크거나, 선로가 전원/접지에 가깝거나, 유전율이 높은 조건에서 상대적으로 작습니다. 그림 3은 길이가 dz인 전송 라인의 등가 모델을 보여주며 이를 기반으로 전송 라인의 특성 임피던스를 공식으로 추론할 수 있습니다. . 이 공식에서 L은 전송선로의 각 단위 길이의 인덕턴스를 나타내고 C는 전송선로의 각 단위 길이의 커패시턴스를 나타냅니다.

• PCB의 전송 라인의 임피던스 및 지연 계산 공식

PCB의 전송 라인	임피던스 및 지연 계산 공식

위의 공식에서 Z₀ 임피던스(옴), W는 선의 너비(인치), T는 선의 두께(인치), H는 접지까지의 거리(인치), 기판의 비유전율, 및 t_PD 지연 시간(ps/inch)을 나타냅니다.

• 전송선로의 임피던스 제어 레이아웃 규칙

위의 분석에 따르면 임피던스와 신호의 단위지연은 신호의 주파수와는 상관이 없지만 기판 구조, 기판 재료의 비유전율, 라우팅의 물리적 속성과 관련이 있습니다. 이 결론은 고속 PCB를 이해하고 고속 PCB 설계에 매우 중요합니다. 또한, 외부 레이어의 신호 전송 라인의 전송 속도는 내부 레이어보다 훨씬 빠르므로 키 라인 레이아웃의 배열에 이러한 요소를 고려해야 합니다.

임피던스 제어는 신호 전송 구현을 위한 중요한 전제입니다. 그러나 전송 라인의 보드 구조 및 임피던스 계산 공식에 따르면 임피던스는 PCB 재료 및 PCB 레이어 구조에만 의존하며 동일한 라인에 대해 라인 너비 및 라우팅 기능은 변경되지 않습니다. 따라서 고속 회로 설계에서는 허용되지 않는 PCB의 다른 레이어에서 라인의 임피던스가 변경되지 않습니다.

이 기사를 위해 고밀도의 고속 PCB가 설계되었으며 보드에 있는 대부분의 신호에는 임피던스 요구 사항이 있습니다. 예를 들어, CPCI 신호 라인의 임피던스는 65옴, 차동 신호는 100옴, 기타 신호는 모두 50옴이어야 합니다. PCB 라우팅 공간에 따라 최소 10레이어 라우팅을 사용해야 하며 16레이어 PCB 설계 계획이 결정됩니다.

보드의 전체 두께는 2mm를 초과할 수 없기 때문에 몇 가지 문제를 고려하여 쌓기 측면에서 약간의 어려움이 있습니다.

1). 각 신호 레이어에는 임피던스와 신호 품질을 보호하기 위해 인접한 이미지 플레인이 있습니다.

2). 각 전원 플레인 옆에 완전한 접지 레이어가 있으므로 전원 성능이 잘 보장될 수 있습니다.

삼). 보드를 쌓으려면 보드 뒤틀림을 피하면서 균형이 필요합니다.

매체의 유전 상수는 4.3으로 설정됩니다. 위의 적층 설계에 기초하여 신호 임피던스 요구 사항을 보장하기 위해 계산 결과에 따라 선폭과 선간 거리를 설정해야 합니다. 선 너비는 다음 결과로 얻습니다.

1). 표면층의 신호선 폭은 5mils이고 임피던스는 58.7Ohms입니다.

2). 표면층의 CPCI 신호선 폭은 4.5mils이고 임피던스는 61.7Ohms입니다.

삼). 내부 레이어의 신호 라인 너비는 4.5mils이고 임피던스는 50.2Ohms입니다.

4). 내부 레이어와 표면 레이어의 BGA 영역에서 라인의 너비는 4mils이고 표면 레이어 임피던스는 64.6Ohms이고 내부 레이어 임피던스는 52.7Ohms입니다.

5). 내부 레이어의 마이크로 스트립 차동 라인의 너비는 5mil이고 라인 사이의 거리는 6mil이고 임피던스는 100.54Ohms입니다.

6). 내부 레이어의 스트립 라인 차동 라인의 너비는 4.5mils이며 라인 사이의 거리는 10mils이고 임피던스는 96.6Ohms입니다.

선 사이의 거리는 다음과 같이 설정됩니다.

1). 표면층의 신호선(5mils) 사이의 거리는 5.0mils입니다.

2). 표면층의 CPCI 신호선(4.5mils) 사이의 거리는 9.0mils입니다.

3).. 내부 레이어의 신호선(4.5mils) 사이의 거리는 7.0mils입니다.

4). 표면층과 내부층의 선 사이의 거리는 4.0mils입니다.

5). 내부 레이어의 차동 신호 라인과 이들과 다른 신호 라인 사이의 거리는 최소 25mils를 유지해야 합니다.

6). 표면층의 차동 신호선과 다른 신호선 사이의 거리는 최소 20mils를 유지해야 합니다.

PCB 인쇄 후 POLAR-Cits500 임피던스 테스터로 테스트 보드의 임피던스를 테스트한 결과는 다음 표와 같다. 데이터는 고속 PCB 설계 및 제작 과정에서 임피던스가 50Ohmۯ%, 60Ohmۯ% 및 100Ohmۯ% 범위에서 제어되어야 함을 나타냅니다.

사전 설정된 임피던스(옴)	실용 임피던스(옴)
50	47.52-52.33
60	57.65-61.35
100	93.65-106.35

LVDS 및 PCB의 임피던스 제어

• LVDS

LVDS는 높은 전송 속도, 낮은 전력 소비, 강력한 간섭 방지 기능, 긴 전송 거리 및 실현 가능한 매칭의 장점을 가진 일종의 고속 직렬 신호 전송 레벨입니다. LVDS의 응용 분야는 컴퓨터, 통신 및 소비를 포함합니다.

• LVDS의 임피던스 설계

LVDS는 전압 스윙이 350MV에 불과하고 가장 긴 전송 거리가 10미터 이상입니다. 신호가 전송 라인에서 신호 전송 과정에서 반사된 신호의 영향을 받지 않도록 하기 위해 전송 라인의 임피던스는 단일 라인 임피던스 50Ohms 및 차동 임피던스 100Ohms로 제어되어야 합니다. 실제 적용에서 임피던스는 적당한 적층 두께와 중간 매개변수를 설정하고, 라인 폭과 라인 사이의 거리를 조정하고, 일부 고속 시뮬레이션 분석 도구를 사용하여 단일 라인과 차동 라인의 임피던스를 계산하여 제어할 수 있습니다.

그러나 대부분의 경우 단일 라인 임피던스 및 차동 임피던스의 요구 사항을 충족하기가 상대적으로 어렵습니다. 한편, 선폭 W와 선 S 사이의 거리 조정 범위는 물리적 설계 공간에 의해 제어됩니다. 예를 들어, BGA 또는 DIP가 있는 마진 커넥터의 라우팅 및 라인 너비는 패드 크기와 거리의 영향을 받습니다. 반면 W 및 S의 변화는 단일 라인 및 차동 임피던스의 결과에 영향을 미칩니다. 지금까지는 미리 설정된 선폭과 선간거리의 관계를 쉽고 간편하게 알 수 있었습니다.

• LVDS 라우팅 규칙

일반적으로 차동 신호 라우팅은 LVDS 품질을 보장할 수 있는 임피던스 설계 규칙에 따라 구현됩니다. 실제 라우팅에서 LVDS는 다음 규칙을 따라야 합니다.

1). 차동 쌍은 가능한 한 짧아야 하며, 선은 직선이어야 하며 관통 구멍의 수는 축소되어야 합니다. 차동 쌍의 신호 라인 사이의 거리는 동일해야 합니다. 이러한 모든 규칙은 긴 라우팅과 수많은 종료를 방지하는 데 기여합니다. 턴오프는 90도가 아닌 45도 턴오프를 사용해야 합니다.

2). 차동 쌍 사이의 거리를 10배 이상 유지해야 라인 간 누화를 줄일 수 있습니다. 필요한 경우 절연을 위해 차동 쌍 사이에 접지 관통 구멍을 배치할 수 있습니다.

삼). LVDS는 표면에 걸쳐 분할할 수 없습니다. 두 개의 차동 신호가 상호 반환 경로이지만 신호 반환 경로는 표면 분할의 결과로 절단될 수 없습니다. 그럼에도 불구하고 전송 라인은 이미지 플레인이 부족하여 임피던스 불연속성을 초래할 수 있습니다.

4). 레이어 간의 차동 신호를 피하십시오. PCB 제조 중 레이어 간의 적층 정렬 정확도는 동일한 레이어의 에칭 정확도와 적층 중 중간 손실보다 훨씬 낮으며, 이 모든 것이 차동 쌍 간의 차동 임피던스 변경으로 이어집니다.

5). 임피던스 설계에서는 커플링 방식을 사용해야 합니다.

6). 전압 레벨 신호와 LVDS 간의 절연을 보장하기 위해 적절한 PCB 적층 구조를 설정해야 합니다. 가능한 경우 고속 TTL/CMOS와 같은 신호를 접지 및 전력 레이어에 의해 LVDS 라우팅과 분리된 다른 레이어에 설정할 수 있습니다.

7). 차동 신호 쌍은 라우팅 길이와 호환되어야 합니다.

유용한 리소스
• PCB 및 솔루션의 특성 임피던스에 영향을 미치는 요소
• Flex-Rigid PCB의 임피던스 설계 고려사항
• 고속 PCB 전력의 임피던스를 분석하고 금지하는 방법
• 비아의 임피던스 제어 및 PCB 설계의 신호 무결성에 대한 영향
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작