엔지니어가 PCB 설계에서 저지르는 가장 흔한 실수

엔지니어링 실수는 절대 피할 수 없습니다. 이러한 실수가 PCB 설계 능력의 낮은 수준이나 우수성이 결여되어 있다고 믿는 바보 같은 짓은 하지 마십시오. 그러나 엔지니어가 저지르는 대부분의 실수는 시스템 효율성, 신호 무결성, 낮은 에너지 소비 및 비용 절감 측면에서 과도한 고려에서 파생되는 경향이 있습니다. 다시 말해, 그러한 실수는 "친절함"에서 비롯됩니다. 따라서 "친절"에 대한 인식과 이러한 실수를 시기 적절하게 방지하는 것은 프로젝트의 원활한 구현에 큰 도움이 됩니다.

시스템 효율성

실수 1:CPU의 임의 변경

일부 엔지니어는 기본 주파수가 100M인 CPU의 처리 용량이 70%에 불과하다고 보고 200M으로 변경하려고 합니다. 사실 시스템의 처리 능력은 온갖 요소를 포함하고 통신 분야에서는 항상 메모리에 어려움이 발생하는데, 이는 CPU의 고속에도 불구하고 여전히 저속으로 외부 방문을 하는 노력의 낭비라는 것을 의미합니다. .

실수 2:캐시가 클수록 시스템 속도가 빨라집니다.

캐시의 향상이 반드시 시스템의 고성능으로 이어지는 것은 아니며, 시스템의 효율성을 높이지 않는 한 캐시로 이동되는 데이터는 여러 응용 프로그램을 가져와야 하기 때문에 때때로 캐시를 종료하면 응용 프로그램보다 시스템 속도가 더 빨라집니다. 따라서 일반적으로 명령 캐시만 열리고 데이터 캐시는 열려 있어도 부분 저장 공간에서만 제한됩니다.

실수 3:중단이 쿼리보다 빠르다고 생각합니다.

인터럽트는 순간성이 강하지만 반드시 빠르지는 않습니다. 방해 임무가 너무 많으면 방해 임무의 중단으로 인해 시스템이 곧 고장납니다. 빈번한 작업이 많으면 많은 CPU 노력이 중단 비용에 소비되어 시스템 효율성이 매우 느려집니다. 대신 쿼리를 적용하면 시스템 효율성이 크게 향상됩니다. 그러나 쿼리가 순간성의 요구 사항을 충족하지 못하는 경우가 있으므로 가장 좋은 방법은 중단되는 과정에서 쿼리를 적용하는 것입니다.

실수 4:메모리 인터페이스의 시간 순서는 수정할 필요가 없습니다.

메모리 인터페이스의 기본값은 모두 가장 보수적인 매개변수에 의해 결정되며 실제 적용에서는 버스 작동 주파수 및 대기 시간에 따라 합리적으로 수정되어야 합니다. 경우에 따라 빈도를 줄여 효율성을 높일 수 있습니다.

실수 5:더 많은 CPU가 처리 용량을 늘리는 데 도움이 됩니다.

하나보다 두 개의 머리가 낫다는 말이 종종 있습니다. CPU의 경우 일반적으로 사실이 아닙니다. CPU 간의 조정에 많은 비용이 들 수 있으므로 시스템을 완전히 이해할 때까지 CPU 수를 결정할 수 없습니다.

신호 무결성

실수 1:시뮬레이션 데이터를 과신합니다.

시뮬레이션은 실제 대상과 결코 같을 수 없으며 동일한 배치에서도 동일한 제품 간에 차이가 발생할 수 있습니다. 더욱이 시뮬레이션은 모든 가능성, 특히 누화를 고려하지 않습니다. 따라서 시뮬레이션 결과는 참고용일 뿐입니다.

실수 2:디지털 신호 에지는 가능한 한 가파르게 해야 합니다.

가장자리가 가파를수록 스펙트럼 범위가 넓어지고 고주파수 부분의 에너지가 더 많아집니다. 한편, 더 많은 방사 고주파 신호가 생성되고 리드에서 전송 품질이 나쁜 다른 신호와 쉽게 간섭합니다. 따라서 저속 칩을 최대한 많이 적용해야 합니다.

실수 3:디커플링 커패시터는 가능한 한 많아야 합니다.

일반적으로 디커플링 커패시터가 많을수록 전력이 더 안정적입니다. 그러나 너무 많은 커패시터는 비용 낭비, 어려운 라우팅 및 너무 큰 전력 임펄스 전류와 같은 몇 가지 단점을 초래합니다. 디커플링 커패시턴스 설계의 핵심은 올바른 선택과 배치에 있습니다.

에너지 소비

실수 1:220V 공급의 경우 에너지 소비 문제 무시

저에너지 소비 설계의 목적은 절전뿐만 아니라 전력 모듈 및 방열 시스템의 비용 절감에 있습니다. 에너지 소비는 대부분 부품의 전류량과 온도에 의해 결정되기 때문에 에너지 소비 문제를 다룰 때 전원 공급을 고려하는 것은 분명히 불충분합니다.

실수 2:모든 버스 신호는 저항에 의해 당겨져야 합니다.

때때로 신호는 저항에 의해 풀링되어야 하지만 전부는 아닙니다. 퓨어를 풀업 또는 다운할 때 소비되는 전류는 수십 마이크로암페어에 불과하지만 구동 신호를 풀업 또는 다운하는 데 소비되는 전류는 밀리암페어 수준에 도달합니다. 모든 신호가 저항에 의해 당겨지면 저항에 더 많은 에너지가 소비되어야 합니다.

실수 3:사용하지 않는 I/O 인터페이스를 사용하지 않은 상태로 두기

CPU 및 FPGA에서 사용하지 않는 I/O 인터페이스는 외부 환경의 약간의 간섭을 겪을 때 반복되는 발진과 함께 입력 신호가 될 수 있습니다. 또한 MOS 부품의 에너지 소비는 기본적으로 게이트 회로의 반전 시간에 따라 달라집니다. 따라서 이에 대한 최선의 해결책은 해당 인터페이스를 드라이버로 신호와 연결해서는 안 되는 출력으로 설정하는 것입니다.

실수 4:작은 칩의 에너지 소비를 고려하지 않고

에너지 소비는 일반적으로 핀의 전류에 의해 결정되기 때문에 시스템 내부의 비교적 간단한 칩의 에너지 소비를 결정하는 것은 어렵습니다. 예를 들어, ABT16244의 전력 소모는 무부하 상태에서 1mA 미만입니다. 그러나 각 핀은 60mA의 부하를 구동할 수 있으며 이는 전체 부하에서 최대 에너지 소비가 960mA에 도달할 수 있음을 의미합니다. 에너지 소비량의 큰 차이가 발생합니다.

실수 5:탁월한 매칭을 통해 오버슈트를 없앨 수 있습니다.

오버슈트는 100BASE-T 또는 CML과 같은 일부 특수 신호를 제외한 거의 모든 신호에 존재합니다. 너무 크지 않은 한 매칭은 필요하지 않습니다. 매우 높은 요구 사항은 일치로 인해 발생합니다. 예를 들어, TTL의 출력 임피던스는 50Ω 미만, 어떤 것은 20Ω까지이며, 이와 같은 큰 정합을 구현하면 전류가 너무 커서 에너지 소비가 이를 수용하지 못합니다. 또한 신호 진폭이 너무 작아서 다시 사용할 수 없습니다. BTW, 일반 신호가 하이 레벨과 로우 레벨을 출력할 때 출력 임피던스는 동일하지 않으며 완벽한 매칭도 결코 얻을 수 없습니다. 따라서 TTL, LVDS 및 422와 같은 신호 간의 일치는 오버슈트에 대해 허용될 수 있으며 이것이 최상의 솔루션입니다.

실수 6:에너지 소비 문제는 하드웨어에만 기인합니다.

시스템에서 하드웨어는 무대를 만드는 역할을 하고 소프트웨어는 극에서 중요한 역할을 합니다. 각 칩 방문 및 각 신호의 반전은 거의 소프트웨어에 의해 제어됩니다. 적절한 조치를 취하면 에너지 소비량을 크게 줄일 수 있습니다.

비용 절감

실수 1:풀업/풀다운 저항의 저항 정확도 무시

일부 엔지니어는 풀업/풀다운 저항의 저항 정확도가 중요하지 않다고 생각합니다. 예를 들어, 계산하기 쉽기 때문에 무작위로 5K를 선택하는 경향이 있습니다. 하지만 사실 5K의 저항은 부품시장에 존재하지 않으며 가장 근접한 저항은 4.99K(정확도 1%)와 5.1K(정확도 5%)로 비용이 각각 4배, 2배 비쌉니다. 4.7K(정확도는 20%). 그럼에도 불구하고 정확도가 20%인 저항을 가진 저항기는 1K, 1.5K, 2.2K, 3.3K, 4.7K 및 6.8K 유형에만 있습니다. 20%의 정확도를 가진 4.7K와 비교하여 1%의 정확도를 가진 4.99K 또는 5.1K를 사용하면 전자가 분명히 비용 효율적입니다.

실수 2:표시등 색상의 무작위 선택

일부 엔지니어는 호의에 따라 밝은 색상을 나타냅니다. 그러나 적색, 녹색, 황색 또는 주황색의 표시등 기술은 몇 년 동안 개발되었습니다. 또한, 그들의 가격은 매우 저렴합니다. 이에 반해 청색 표시등은 상대적으로 기술 성숙도가 낮고 공급 신뢰도가 낮아 가격이 4~5배 비싸다. 지금까지 파란색 표시등은 영상 신호 표시 등 다른 색상을 대체할 수 없는 상황에 적용되었습니다.

실수 3:최상위 등급에만 CPLD 적용

일부 엔지니어는 최고 등급을 위해 74**의 게이트 회로 대신 CPLD를 적용합니다. 그러나 비용이 많이 들고 프로덕션 및 파일에 많은 작업이 필요합니다.

실수 4:가장 빠른 MEM, CPU 및 FPGA를 위한 노력

높은 시스템 요구 사항에 직면한 엔지니어들은 MEM, CPU 및 FPGA와 같은 모든 칩이 가장 빨라야 한다고 생각합니다. 사실 고속 시스템에서 모든 부품이 고속으로 작동하는 것은 아닙니다. 또한 구성 요소의 작업 속도 향상으로 인해 비용이 증가하고 신호 무결성에 큰 간섭이 발생합니다.

실수 5:자동 라우팅에만 의존

설계 요구 사항이 낮은 PCB 설계의 경우 일부 엔지니어는 자동 라우팅에만 의존합니다. 자동 라우팅은 수동 라우팅 적용보다 몇 배 더 많은 더 큰 PCB 영역과 스루홀 비아를 유발하는 경향이 있습니다. 선폭과 쓰루홀 비아의 수는 PCB의 수율과 드릴러 소비에 직접적인 영향을 미치므로 비용에 큰 영향을 미칩니다. 비용을 통제하려면 수동 라우팅을 최대한 활용하는 것이 좋습니다.

PCB 설계 파일을 전송하고 우수한 회로 기판을 빠르고 비용 효율적으로 얻으십시오!

전자 산업에 10년 이상의 경험을 가진 중국의 선도적인 PCB 제조업체 중 하나인 PCBCart는 모든 기대하는 기능과 성능으로 모든 맞춤형 설계 회로를 인쇄 회로 기판에 신속하게 가져올 수 있습니다. 우리는 또한 특히 리드 타임, 예산 관리 및 맞춤형 테스트와 관련하여 고객의 특별한 요구 사항을 충족하는 데 매우 능숙합니다. 아래 버튼을 클릭하여 PCB 비용을 확인하거나 여기에서 추가 정보 및 수동 견적을 받을 수 있습니다.

유용한 리소스
• 알아야 할 주요 PCB 설계 규칙
• 흔히 볼 수 있는 PCB 설계 문제
• PCB 설계 과정에서 발생할 수 있는 문제 및 솔루션
• 높은 설계 방법 -품질 PCB
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작