산업 제조
산업용 사물 인터넷 | 산업자재 | 장비 유지 보수 및 수리 | 산업 프로그래밍 |
home  MfgRobots >> 산업 제조 >  >> Industrial Internet of Things >> 임베디드

스파이킹 신경망용 뉴로모픽 AI 칩 데뷔

스파이크 신경망용 뉴로모픽 AI 가속기를 만드는 네덜란드 신생 기업 Innatera , 첫 번째 칩을 생산하고 성능을 측정하고 아키텍처의 세부 사항을 공개했습니다.

스파이크 신경망을 위한 뉴로모픽 AI 가속기를 만드는 네덜란드 신생 기업 Innatera는 첫 번째 칩을 생산하고 성능을 측정하고 아키텍처의 세부 사항을 공개했습니다.

회사는 또한 Cadence와 Synopsys의 공동 설립자인 Alberto Sangiovanni-Vincentelli가 이사회 의장으로 합류했다고 발표했습니다. 업계 베테랑은 현재 버클리 캘리포니아 대학교 교수입니다.


Innatera의 칩은 오디오, 건강 및 레이더 애플리케이션을 위한 다양한 SNN을 가속화하도록 설계되었습니다(이미지:Innatera)

Innatera 칩은 전기 신호의 스파이크 타이밍을 사용하여 패턴 인식 작업을 수행하는 뇌 생물학에 기반한 일종의 뉴로모픽 AI 알고리즘인 스파이크 신경망(SNN)을 가속화하도록 설계되었습니다. SNN은 주류 AI 알고리즘과 구조가 완전히 다르므로 가속을 위한 전용 하드웨어가 필요하지만 일반적으로 센서 에지 애플리케이션에 상당한 전력 소비 및 대기 시간 이점을 제공합니다.

스파이크 신경망 알고리즘 및 하드웨어(예:Prophesee)를 연구하는 대부분의 다른 회사는 이미지와 비디오 스트림을 목표로 합니다. Innatera는 오디오(사운드 및 음성 인식), 건강(활력 징후 모니터링) 및 레이더(프라이버시를 유지하는 노인 낙상 센서와 같은 소비자/IoT 사용 사례용)에 집중하기로 결정했습니다.


마르코 제이콥스(이미지:Innatera)

Innatera의 마케팅 및 비즈니스 개발 부사장인 Marco Jacobs는 EE Times 와의 인터뷰에서 "이 센서에는 매우 평행한 이미지 대신 시계열 데이터가 있습니다."라고 말했습니다. . "저희 어레이는 시계열 데이터 처리에 특히 탁월합니다. 이는 기술에 매우 적합합니다. 또한 시장의 관점에서 볼 때 이 분야에 흥미로운 애플리케이션이 많이 있으며 이를 해결하는 솔루션은 많지 않습니다.”

이 세 가지 응용 프로그램의 공통점은 센서 노드에서 처리가 필요하기 때문에 전력 범위가 매우 좁다는 것입니다. Innatera의 테스트에서 각 스파이크 이벤트(입력 데이터에 대한 응답으로 각 뉴런 발사)는 피코줄 미만의 에너지를 필요로 했으며 실제로는 TSMC 28nm에서 200펨토줄 미만이 필요하다고 Innatera는 확인했습니다. 이것은 생물학적 뉴런과 시냅스가 사용하는 에너지의 양에 접근하고 있습니다. Innatera의 CEO인 Sumeet Kumar에 따르면 일반적인 오디오 키워드 탐지 응용 프로그램은 추론당 500개 미만의 스파이크 이벤트가 필요하므로 "깊은 서브 밀리와트 전력 손실"이 발생합니다. 이 경우 함께 발화하는 뉴런 클러스터는 음성에서 서로 다른 음소를 나타냅니다.


발화하는 뉴런 클러스터(여기서는 점 그룹)는 음성의 음소 감지를 나타냅니다. 입력 데이터가 더 많은 노이즈를 통합함에 따라 동일한 클러스터가 대부분 존재하지만 식별하기 더 어렵습니다(이미지:Innatera)

처리 아키텍처

Innatera의 스파이크 신경 프로세서는 스파이크 뉴런과 시냅스의 병렬 배열을 사용하여 세분화된 시간 역학으로 연속 시간 SNN을 가속화합니다. 이 장치는 데이터 처리 방식에 시간 개념을 통합하는 SNN의 기능을 활용하도록 설계된 아날로그/혼성 신호 가속기입니다.


Innatera의 스파이크 신경 프로세서에는 대규모 병렬 신경 시냅스 어레이와 스파이크 인코더 및 디코더가 포함됩니다(이미지:Innatera)

Innatera 컴퓨팅 패브릭의 주요 측면 중 하나는 프로그래밍 가능성이며, 이는 두 가지 이유로 중요합니다.

먼저 칩에 서로 다른 SNN을 프로그래밍합니다. 뉴런은 유연한 방식으로 연결되어야 합니다. 뇌는 작업을 효율적으로 수행하기 위해 매우 복잡한 신경망 토폴로지를 사용하므로 뉴런 간에 복잡한 연결이 필요하며 이를 실리콘으로 다시 만들어야 합니다.


Sumeet Kumar(이미지:Innatera)

둘째, 성능을 최적화합니다. 정보를 단어의 비트로 표현하기 보다는 SNN에서 정보는 정확한 시간 스파이크로 표현됩니다. 스파이크의 타이밍은 데이터에 대한 통찰력을 추출하기 위해 매우 세분화된 수준에서 조작되어야 합니다. 따라서 뉴런과 뉴런 간의 연결(시냅스)은 복잡한 타이밍 동작을 나타내야 합니다. Innatera의 SDK를 통해 이러한 동작을 조정하여 성능을 최적화할 수 있습니다.

Innatera는 자사 칩을 아날로그 혼합 신호 또는 "디지털 지원 아날로그"라고 설명합니다. 뉴런과 시냅스는 아날로그 실리콘으로 구현되어 초저전력 소모를 유지합니다. 아날로그 전자 장치는 또한 연속 시간 네트워크를 허용합니다(디지털 전자 장치는 이산화가 필요함). SNN의 특성상 본질적으로 시간 개념이 있고 일정 기간 동안 특정 상태를 유지할 수 있어야 하기 때문에 이는 SNN에 중요합니다.

Kumar는 "아날로그 도메인에서 이렇게 하는 것이 훨씬 쉽습니다. 상태를 유지하는 복잡성을 네트워크 토폴로지로 전환할 필요가 없습니다."라고 말했습니다. “우리의 컴퓨팅 요소는 해당 상태 정보를 자연스럽게 유지합니다. 이것이 우리가 아날로그 영역에서 일을 하는 이유입니다.”


Innatera 어레이의 컴퓨팅 세그먼트로, 뉴런이 신중하게 일치하도록 설계되었습니다. 프로그래밍 가능한 시냅스는 다단계 크로스바 구조로 배열됩니다. (여기서 검은색 선/대시는 입력 및 출력 스파이크를 나타냄) (이미지:Innatera)

칩의 컴퓨팅 요소 간, 그리고 서로 다른 칩 간의 사소한 제조 불일치는 아날로그 영역에서 신경망을 정확하게 구현하는 데 문제가 될 수 있습니다. Innatera의 솔루션은 뉴런을 세그먼트라고 하는 것으로 그룹화하는 것입니다. 세그먼트는 경로 길이와 뉴런 수를 일치시키도록 신중하게 설계되었습니다.

Kumar는 세그먼트 설계를 통해 "기본적으로 아날로그 회로에서 일반적으로 발생하는 이러한 비이상성을 최소화하면서 최상의 아날로그 회로를 사용할 수 있습니다."라고 말했습니다. "이 모든 것은 본질적으로 세그먼트 내부의 뉴런이 결정론적 행동을 나타내고 인접 이웃과 유사한 방식으로 기능하도록 하기 위해 수행되었습니다."

서로 다른 칩 간의 불일치는 동일한 훈련된 네트워크가 현장의 장치에 롤아웃될 때 문제를 일으킬 수 있습니다. Innatera는 소프트웨어로 이 문제를 해결합니다.

Kumar는 "불일치와 변동성은 SDK 내부 깊숙한 곳에서 처리됩니다. "파워 유저라면 그 중 일부를 공개할 수 있지만 일반적인 프로그래머는 신경 쓸 필요가 없습니다."

애플리케이션별

Delft University of Technology에서 파생된 Innatera는 하드웨어로 이전하고 2020년 말까지 500만 유로(약 600만 달러)의 시드 라운드를 모으기 전에 이미 SNN 알고리즘에 대해 수익 고객과 협력하고 있었습니다.

Kumar는 "실제로 회사를 설립할 때부터 많은 고객과 협력해 왔으며 이러한 계약은 여전히 ​​진행 중이며 매우 성숙했습니다."라고 말했습니다. "올해 후반에 이러한 고객들과 함께 더 많은 시연을 선보일 수 있기를 바랍니다."

Kumar는 회사가 컴퓨팅 솔루션 회사로서의 초점을 유지하고 있다고 말했습니다. 즉, 하드웨어 및 애플리케이션별 SNN 알고리즘을 모두 포함하는 턴키 솔루션을 공급할 것입니다.

Innatera의 첫 번째 칩은 오디오, 건강 및 레이더 애플리케이션에 적합합니다. 회사의 로드맵에는 각 애플리케이션에 대해 더욱 최적화된 칩이 포함될 수 있습니다.

Kumar는 "우리는 다양한 스파이크 신경망을 가속화할 수 있는 방식으로 장치를 설계했습니다."라고 말했습니다. “[우리 칩]은 애플리케이션 도메인 전반에 걸쳐 이러한 네트워크를 구현할 수 있습니다. 그러나 도메인으로 더 깊이 들어갈수록 하드웨어 설계를 최적화해야 할 수도 있으며 이는 앞으로 살펴볼 것입니다. 현재 하드웨어는 특정 클래스의 애플리케이션이나 스파이크 신경망 스타일에 지나치게 특화되어 있지 않으며, 목표는 일반적으로 아키텍처 내에서 다양한 유형을 지원하는 것입니다.”

초기 칩의 샘플은 2021년 말 이전에 제공될 예정입니다.

>> 이 기사는 원래 자매 사이트인 EE에 게시되었습니다. 시간.


관련 콘텐츠:

더 많은 Embedded를 보려면 Embedded의 주간 이메일 뉴스레터를 구독하세요.


임베디드

  1. Zynq 기반 설계를 위한 공동 시뮬레이션
  2. Renesas:Nissan이 새로운 Skyline ProPILOT 2.0용으로 채택한 자동차 칩
  3. CEVA:심층 신경망 워크로드용 2세대 AI 프로세서
  4. AI 컴퓨팅을 위한 뉴로모픽 칩 사례 만들기
  5. 저전력 레이더 칩은 스파이크 신경망을 사용합니다.
  6. Lanner:셀룰러 네트워크에서 IoT 및 SD-WAN에 대해 인증된 LTE 지원 에지 게이트웨이
  7. IBM at SPIE:7nm 이상 칩을 위한 7가지 발전
  8. NPE, Campetella Robotic Center의 미국 데뷔
  9. 3G는 죽었다:제품 디자이너의 다음 단계는?
  10. LoRaWAN은 IoT용 5G 네트워크를 일시적으로 대체합니다