산업 제조
산업용 사물 인터넷 | 산업자재 | 장비 유지 보수 및 수리 | 산업 프로그래밍 |
home  MfgRobots >> 산업 제조 >  >> Industrial materials >> 나노물질

감소된 피처 크기와 깨끗한 Etch-Stopper 레이어 구조로 a-IGZO TFT의 향상된 신뢰성

초록

확산 Cu + 의 효과 비정질 인듐 갈륨 아연 산화물(a-IGZO) 박막 트랜지스터(TFT)의 미세 구조와 CL-ES(clean etch stopper) 공정 및 BCE(back channel etch) 공정 동안의 성능을 조사하고 비교합니다. . 깨끗한 성분으로 형성된 CL-ES 층은 TOF-SIMS에 의해 검증된 바와 같이 S/D etchant로부터 a-IGZO 층을 보호하고 Cu + 를 방지할 수 있습니다. 억셉터와 같은 결함의 수를 줄이고 TFT의 신뢰성을 향상시키는 데 도움이 되는 확산. 제작된 CL-ES 구조의 TFT는 출력 안정성이 우수합니다(최종 I ds /이니셜 ds 초기 SS 값(0.09 V/dec 대 0.46 V/dec)과 최종 SS 값(0.16 V/dec 대 0.24)이 더 우수하기 때문에 BCE 구조 TFT(53.5%)에 비해 =82.2%) V/dec) 고전류 스트레스(HCS) 평가 후. 특히, 문턱 전압의 변화는 큰 차이(CL-ES TFT의 경우 3.5 V, BCE TFT의 경우 7.2 V)를 가지며, 이는 CL-ES 구조의 TFT가 BCE 구조의 TFT보다 높은 신뢰성을 가짐을 의미합니다 TFT. 따라서 CL-ES 공정은 반도체 산업에서 -IGZO 기술의 광범위한 적용을 촉진할 것으로 기대됩니다.

<섹션 데이터-제목="배경">

배경

최근 디스플레이 제품은 대면적화, 고해상도화 뿐만 아니라 미학적인 외관 디자인도 강조하고 있다[1,2,3]. 좁은 베젤은 이러한 디자인 강조의 핵심 기능 중 하나로 채택되었습니다[4]. 이를 실현하려면 디스플레이를 구동하는 주요 회로를 패널에 통합하는 것이 필수적입니다. GOA(Gate Drive IC on array)는 게이트 신호가 패널에 한 줄씩 입력되고 V 켜기 매번 순차적으로 움직입니다. GOA는 비용 감소(G-IC 비용 제거, G-IC 본딩 공정 제거, 유리 기판 활용도 증가 등) 및 미적 효과(좁은 베젤 또는 경계 없는 장치)와 같은 여러 이점이 있습니다[5]. 그러나 개별 픽셀 TFT와 달리 GOA TFT는 더 높은 출력 전류와 더 긴 온타임 성능을 달성하기 위해 더 엄격한 신뢰성 조건이 필요합니다. 최근 고해상도 제품에 대한 시장 수요가 증가함에 따라 GOA 성능의 신뢰성 향상이 시급하고 필요하게 되었습니다[6].

무정형 인듐 갈륨 아연 산화물(a-IGZO)은 높은 포화 전자 이동도(5~10 cm 2 )로 인해 디스플레이 산업에서 널리 사용됩니다. /V s) 및 낮은 오프 전류(<1 pA) [7, 8]. BCE(back channel etch) 기술은 산업계에서 TFT 생산에 일반적으로 사용됩니다[9, 10]. BCE 구조의 a-IGZO TFT는 개별 픽셀 TFT에 대해 만족스러운 특성과 GOA TFT의 크기 감소를 가지고 있습니다. 그러나 일부 주요 TFT 특성, 특히 출력 전류 안정성은 주로 BCE 프로세스[14]의 두 가지 특징으로 인해 GOA TFT[11,12,13]에 필요한 고전류 스트레스(HCS) 환경을 충족할 수 없습니다. 첫 번째는 a-IGZO 필름(a-IGZO TFT의 후면 채널)의 표면이 전통적으로 HNO3로 구성된 S/D 에칭액에 노출된다는 것입니다. , H3 PO4 , 및 CH3 COOH는 -IGZO 필름에 대해 제어할 수 없는 빠른 에칭 속도를 가지고 있습니다[15]. 약한 H2 O2 S/D 전극(Cu 금속) 식각에는 안정적인 식각과 a-IGZO 박막 손상이 최소화된 기반 식각액을 사용할 수 있지만 a-IGZO 박막 표면의 손상은 여전히 ​​불가피하다[16]. 둘째, a-IGZO 필름과 S/D 금속(Mo/Cu/Mo)의 직접적인 접촉은 TFT 후면 채널을 오염시킬 수 있습니다[17]. 다행스럽게도 덜 복잡하고 비용이 많이 들고 오염을 최소화하는 CL-ES(clean etch stopper) 공정을 사용하여 대면적 디스플레이에 대한 균일성과 안정성을 개선한 a-IGZO 기반 TFT를 제조할 수 있습니다[18]. CL-ES 구조의 TFT는 향상된 성능을 보여주지만 에칭액이 a-IGZO 필름과 어떻게 반응하는지, Cu + -IGZO 필름으로의 확산은 미세 구조에 영향을 미치며 장치의 성능은 여전히 ​​불분명합니다.

이 연구에서는 다층 a-IGZO/Mo/Cu/Mo의 배치 식각에 의한 CL-ES 공정을 통해 피처 크기가 감소하고 후면 채널 구조가 깨끗한 a-IGZO GOA TFT를 제작했습니다. 또한, etchant와 Cu + 의 영향 CL-ES 구조의 a-IGZO GOA TFT 소자의 미세구조 확산과 성능을 연구하고 BCE 구조의 a-IGZO GOA TFT 소자와 비교한다. 더 중요한 것은 CL-ES 장치의 에칭 스토퍼 층은 S/D 에칭액 보호 층과 Cu + 역할을 한다는 것입니다. 결함의 양을 줄이고 고전류 응력 신뢰성, SS 값, 고전류 응력 및 임계 전압 변동 등의 신뢰성을 향상시키는 데 도움이되는 확산 장벽 층. 따라서이 작업은 개선 된 CL-ES 구조의 TFT의 성능은 CL-ES 구조 및 깨끗한 부품과 높은 상관관계가 있으며 CL-ES 공정이 만족스러운 성능을 가진 디스플레이의 대량 생산을 위한 효율적인 경로가 될 수 있음을 확인시켜줍니다.

실험 방법

a-IGZO GOA TFT 제작

CL-ES 구조의 a-IGZO TFT 장치는 이전 작업[15]에서 보고된 바와 같이 수정된 5단계 CL-ES 프로세스(그림 1)를 통해 제조되었습니다. 먼저 Mo/Cu 금속으로 게이트 전극을 형성하고 340 °C에서 PECVD를 이용하여 SiNx/SiOx(3000 Å/1000 Å) 이중층으로 게이트 절연체를 증착하였다. 둘째, 300 Å의 a-IGZO 필름은 15%의 산소 분압으로 실온에서 DC 마그네트론 반응성 스퍼터링을 사용하여 증착되었습니다. 1000 Å의 에칭 스토퍼 층(SiOx, ESL)은 240 °C에서 PECVD를 사용하여 증착되고 CF4에 의해 반응성 에칭됩니다. BCE 공정의 능동 포토리소그래피 마스크를 에칭 마스크로 사용하여 패터닝을 위한 플라즈마. 이 단계에서 ES 레이어 패턴 아래의 a-IGZO 필름은 CF4 노출로부터 보호되었습니다. 반면, ES층 패턴에 의해 보호되지 않은 나머지 a-IGZO 막은 식각되지 않고 전도성 막으로 변환되었다. 셋째, 소스-드레인(S/D) 전극(Mo/Cu/Mo 삼중층)을 스퍼터 증착하고 H2를 사용하여 에칭했습니다. O2 S/D 포토리소그래피 마스크와 ES 층 패턴이 에칭 마스크로 사용되는 0.2 wt%의 불화물 첨가제를 포함하는 에칭액. 넷째, 3000 Å의 보호막을 증착하였다. 후속 공정은 일반적인 TFT LCD 백플레인 제작과 유사했습니다.

<그림>

a-IGZO GOA TFT의 제작 과정

비교를 위해 BCE 구조의 a-IGZO TFT 장치는 기존 BCE 공정과 동일한 BCE 마스크를 사용하여 제작되었습니다.

특성화

샘플의 형태, 미세 구조 및 조성은 SEM(Camscan Mx2600FE), X선 광전자 분광법(XPS, PHI Quantera II) 및 비행 시간 2차 이온 질량 분석법(IONTOF, TOF-SIMS 5)을 사용하여 특성화되었습니다. . 전기 측정은 반도체 특성 분석기(Keysight 4082A)를 사용하여 어두운 환경과 60 °C에서 수행되었습니다. 단순화를 위해 HCS 신뢰도는 V로 1000 이상에 대해 평가되었습니다. gs 25 V 및 V에서 ds 25 V에서. 평가 동안 GOA TFT의 상태는 I ds 1초 간격의 전류, 그리고 I의 경향 ds 전류를 분석했다. d -V g 전달 특성도 100초 간격으로 모니터링했습니다.

결과 및 토론

CL-ES 공정으로 제조된 TFT 채널과 게이트, 드레인 및 소스 구성 요소를 포함하는 GOA TFT 장치는 그림 2에 나와 있습니다. 각 TFT 특성을 정확하게 측정하기 위해 모든 TFT를 레이저를 사용하여 분리했습니다. 게이트, 소스 및 드레인이 다른 TFT와 노드를 공유할 수 없도록 독립되었습니다. 그림 2에서 빨간색 선으로 표시된 것처럼 이 TFT는 전기 측정의 편의를 위해 채널 너비와 길이가 각각 120 μm 및 10 μm인 다중 채널 및 분리된 GOA 구조 설계를 가지고 있습니다. 이 TFT는 또한 각 채널을 통합하는 부동 금속 조각(채널 중간에 위치)을 배치하여 개별 TFT 채널에 평균 수준의 전류가 흐르도록 설계되었습니다. HCS 신뢰도 평가에 앞서 관심 TFT의 다른 주변 TFT들로부터 전기적 간섭을 평가하여 분리된 동작 신뢰도를 먼저 확인한다. 이 경우 꺼짐 분리된 GOA TFT의 노이즈 전류는 3 pA로 측정되어(그림 2의 삽입 곡선), 주변에 다른 GOA 구성 장치로부터 전기적 간섭이 없음을 확인합니다.

<그림>

GOA 회로에서 전기적으로 분리된 GOA TFT의 사진(삽입:I 꺼짐 관심 TFT와 다른 주변 TFT 사이의 노이즈 전류)

CL-ES 구조의 TFT와 BCE 구조의 TFT의 여러 기능 크기를 측정하고 비교합니다. CL-ES 구조의 TFT(그림 3a)의 경우 너비와 길이는 각각 4 μm와 6 μm로 그림 3b의 BCE 구조 a-IGZO TFT와 유사합니다. 일반적으로 BCE 공정은 피처 크기가 작기 때문에 산화물 TFT 제조에 바람직합니다. 따라서, 얻어진 CL-ES 구조의 TFT는 BCE 구조의 TFT만큼 감소된 피쳐 크기 및 높은 집적도를 나타낸다. 또한, CL-ES 구조의 TFT의 단면 크기는 BCE 구조의 TFT와 유사하지만(그림 3c, d), CL-ES 구조의 TFT는 관찰되지 않는 뚜렷한 ES 층을 보여줍니다. BCE TFT에서. CL-ES 공정은 주로 ES 패턴을 형성하는 반면, 다층 a-IGZO/Mo/Cu/Mo에 대한 일괄 식각 공정은 BCE 공정에서와 유사한 활성 패턴 및 소스-드레인 전극용 마스크로 수행할 수 있습니다. 따라서 ES 패턴을 제외하고 CL-ES 공정에 사용되는 포토리소그래피 마스크의 수는 BCE 공정과 동일합니다. 이 CL-ES 공정은 기존 ESL 공정의 마스크 수 증가를 피할 수 있고 피처 사이즈가 작아 경제적으로 양산이 가능하다. 또한, TFT LCD 산업에서 통상적으로 사용되는 공정 단순화 절차인 Half-tone 노광을 사용하지 않고 공정 복잡도 및 제조 비용을 모두 감소시킨다.

<그림>

a-IGZO TFT의 SEM 이미지:a CL-ES 구조의 TFT 평면도, b BCE 구조의 TFT 평면도, c CL-ES 구조의 TFT 단면도 및 d BCE 구조의 TFT 단면도

BCE 제조 공정 동안 BCE 구조 TFT의 표면 결함을 추가로 관찰하기 위해 어닐링 전(샘플 1), 어닐링 후(샘플 2) 및 H2에 노출된 후 a-IGZO 필름의 표면 조성 O2 Cu 에칭액(샘플 3)은 XPS를 통해 연구됩니다. a-IGZO 필름의 전체 스캔 스펙트럼(그림 4a–c)에서 BCE 제조 공정 중에 In, Ga, Zn, O 및 C 원소의 피크가 존재합니다. 그림 4d에서 볼 수 있듯이 BCE 구조의 TFT는 어닐링 전(샘플 1)과 330°C에서 1 시간 동안 어닐링한 후(샘플 2) a-IGZO 막의 조성에 큰 변화가 없었지만, 젖은 화학 물질에 노출된 후 관찰됨(샘플 3). 특히, 산소와의 결합에너지가 비교적 낮은 아연은 시료 1에서 4.82%, 시료 2에서 5.42%로 나타났으나 시료 3에서는 3.16%로 감소하였다. 다른 프로세스와 In에 대한 Zn의 상대적 백분율 변화는 엄청납니다. 즉, 샘플 1, 2 및 3에 대해 각각 44.1%, 46.0% 및 27.6%입니다. 이것은 산소와 강한 결합 친화력을 갖는 갈륨의 경우와 유사합니다. 즉, 습식 식각 과정에서 산화물 반도체의 노출된 후면에 Zn 및 Ga의 상당한 손실을 포함하는 원치 않는 결함이 발생하였다. 이러한 현상의 원인은 산소에 대한 결합 에너지가 다르고 a-IGZO 필름의 분자 구조가 다르기 때문일 수 있습니다[19].

<그림>

-IGZO 박막 a의 표면 조성에 대한 XPS 분석 어닐링 전, b 어닐링 후 c H2 노출 후 O2 BCE 공정 중 Cu 에칭액. d 위의 프로세스에 대한 해당 원자 백분율

산성 에칭액에 대한 -IGZO 필름의 내화학성은 매우 약한 것으로 잘 알려져 있습니다[20]. 특히, a-IGZO의 분자 구조를 결정짓는 것으로 여겨지는 Zn의 급격한 손실은 a-IGZO 박막의 표면 구조를 약화시키는 원인이 된다. 또한, 산소와의 강한 결합 에너지를 통해 캐리어 생성을 억제하는 Ga의 환원은 산소 결손 발생 가능성을 증가시킬 수 있다[Vo][21]. 따라서 BCE 구조의 GOA TFT는 상대적으로 약한 H2 환경에서도 TFT 후면 채널에 대한 에칭 손상을 피할 수 없습니다. O2 기반 Cu 에칭제.

ES 층의 보호를 확인하기 위해 BCE 및 CL-ES(clean etch stopper) 공정으로 준비된 샘플에 대해 TOF-SIMS를 사용하여 a-IGZO TFT 채널 영역의 구성을 연구했습니다(그림 5). Cu + 이후 a-IGZO 필름에서 수용체 형 결함 및 트랩 전자를 생성할 수 있으므로 a-IGZO TFT 채널은 전기적 안정성을 향상시키기 위해 깨끗해야 합니다. 관찰된 바와 같이 Cu + BCE 샘플에서 검출된 피크는 CL-ES 샘플의 피크보다 20배 더 큽니다. 또한 Cu + 의 검출 영역은 Zn + 의 감지 영역과 겹칩니다. 및 Ga + 상당 부분(그림 5a). 이러한 결과는 BCE 구조의 TFT에서 a-IGZO 필름이 Cu + 에 의해 오염되었음을 나타냅니다. TFT 후면 채널 영역의 a-IGZO 필름이 Cu 금속과 직접 접촉하기 때문입니다. CL-ES 구조의 TFT(그림 5b)의 경우 Cu + a-IGZO TFT 채널 영역과 Cu 금속의 직접적인 접촉이 방지됨을 나타내는 ES 영역에서만 감지됩니다. 놀랍게도 상당한 양의 Zn + ESL에 나타납니다. 확산된 Zn + 이는 ESL 증착 동안 더 높은 전처리 플라즈마 조건과 압력 조건으로 인해 발생합니다. 따라서 CL-ES 구조의 TFT에서 ES 층은 a-IGZO 필름의 표면 손상 및 오염을 방지하여 전기적 안정성을 향상시키는 데 필수적입니다.

<그림>

a를 통해 제작된 a-IGZO TFT의 채널 영역에 대한 TOF-SIMS 분석 기원전 및 b CL-ES 프로세스

CL-ES 및 BCE 구조의 GOA a-IGZO TFT에 대한 고전류 응력(HCS) 평가가 그림 6a에 나와 있습니다. 동일한 기능 크기에 대해 초기 I ds CL-ES 구조의 TFT의 전류는 429 μA로 BCE 구조의 TFT(343 μA)보다 높습니다. 1000 s에 대한 HCS 평가 후, I ds CL-ES 구조의 TFT의 전류는 초기 값의 약 82.2%인 352 μA입니다. 대조적으로, ds BCE 구조의 TFT의 잔류 전류는 183 μA로 감소했으며 초기 값의 53.5%만 유지합니다. 또한 외삽법으로 평가한 바와 같이(그림 6b), I ds CL-ES 구조의 TFT의 잔류 전류는 302.6 μA로 예상되며 10,000 초 후에도 초기 값의 70.5%를 유지합니다. BCE 구조의 TFT의 경우 I ds 잔류 전류는 초기 값의 33.7%만 유지하면서 111.7 μA로 급격히 감소합니다. 따라서 동일한 출력 특성에서 CL-ES 공정으로 제작된 GOA TFT의 집적도는 BCE 공정 대비 최대 271%까지 증가할 수 있다.

<그림>

1000 및 b에 대한 실험 데이터 CL-ES 및 BCE 구조의 GOA TFT의 장기 HCS 평가를 위한 외삽

또한 -V HCS 신뢰성 평가 중 CL-ES 및 BCE 구조의 GOA TFT의 전달 특성도 측정됩니다(그림 7 및 표 1). CL-ES 구조의 TFT(그림 7a)의 경우 임계 전압은 초기 HCS 평가(25 °C)에서 0.0 V이고 1000 초 동안 60 °C에서 HCS 평가 후 3.5 V입니다. 또한 문턱 전압은 총 변화(ΔV 번째 ) 3.5 V의 하위 임계값 스윙(SS) 값이 0.09에서 0.16 V/dec로 약간 증가했습니다. BCE 구조의 TFT의 경우 임계 전압이 훨씬 더 높아 25 °C에서 4.0 V이며 1000 초 동안 60 °C에서 HCS 평가 후 11.2 V로 증가합니다. 이러한 높은 임계 전압의 가능한 이유는 Cu + 의 확산입니다. BCE 공정의 습식 에칭 공정 동안 a-IGZO 필름으로. Cu + a-IGZO 필름 및 Cu + 의 고밀도에서 억셉터형 결함 부위로 작용할 수 있음 많은 수의 전자를 가둘 수 있습니다. 갇힌 전자는 과도 임계 전압 이동 현상을 초래하는 스크리닝된 쿨롱 전위를 생성합니다. 일반적으로 게이트 절연체 벌크와 벌크 a-IGZO 필름 내부에 새로 형성된 결함 사이트는 TFT의 SS 값을 증가시킬 수 있습니다[11]. 이 결과는 I ds BCE 구조 TFT의 잔류 전류. 그러나 BCE 구조의 TFT의 SS 값은 0.46에서 0.24 V/dec로 감소하는 경향을 보인다. 이 감소하는 SS 값은 a-IGZO 계면 근처에 전자가 축적되기 때문에 발생하며, 그 후 게이트 절연체가 초기에 존재했던 억셉터형 트랩 사이트의 높은 수준을 빠르게 채울 수 있습니다. 더욱이 트랩 사이트는 HCS에 의해 생성되는 것보다 더 빨리 채워지므로 트랩된 전자의 수는 시간이 지남에 따라 점차 감소합니다. 이는 임계 전압의 긍정적인 이동 동작과 일치합니다.

<그림>

-V a의 HCS 평가 중에 측정된 전달 특성 CL-ES 및 b BCE 구조의 GOA TFT. c의 행동 임계 전압 및 d 1000 s 및 V 간격의 하위 임계값 스윙 ds =15 V. I의 초기 측정 d -V d e의 출력 특성 CL-ES- 및 f V가 있는 BCE 구조의 GOA TFT gs =0, 5, 10, 15 및 20 V

CL-ES의 특성 균일성은 ESL이 Cu + 로부터 활성 백 채널 보호를 제공하기 때문에 오염 및 식각액 손상으로 BCE에 비해 안정적인 결과를 얻을 수 있습니다. 또한 출력 곡선의 특성은 BCE와 차이가 없으며 CL-ES 생산 및 안정성을 약속할 수 있다는 점에 유의해야 합니다(표 2, 그림 7e, f).

그림 7 c 및 d는 HCS 평가 진행과 함께 하위 임계값 스윙 및 임계값 전압 동작의 결과를 보여줍니다. 일반적으로 GOA TFT의 하위 임계값 스윙 값은 CL-ES 구조의 TFT에서 볼 수 있듯이 점진적으로 증가합니다(그림 7d). 그러나 BCE 구조의 TFT는 초기에 하위 임계값 스윙 값이 증가하고 이후 HCS 평가 중에 감소하는 비정상적인 동작을 보여줍니다. BCE 구조의 TFT의 SS 값은 기판 온도가 25°C에서 60°C로 증가할 때 0.46 에서 0.55 V/dec로 증가합니다. 동시에 문턱 전압은 4.0에서 2.9 V로 음으로 이동합니다(그림 7c). 이 비정상적인 현상은 H2에 의한 -IGZO 필름 표면의 손상으로 인한 것입니다. O2 불소가 첨가된 에칭제. 앞에서 언급한 바와 같이 a-IGZO 필름의 표면 손상은 Zn, Ga 및 산소 원자의 결핍을 의미하며, 이는 산소 결손을 포함하여 수많은 결함 부위를 형성합니다. 이러한 결함 사이트는 최소 전도대에 가깝고 열 여기가 가능하고 전도대에 대한 전자 소스로 작용할 수 있는 얕은 도너 유사 상태로 활성화되어 a- IGZO TFT 특성. 위의 결과에 기초하여, 작은 수용체 유사 상태와 얕은 공여체 유사 상태로 작용하는 산소 결핍을 가진 CL-ES 구조의 TFT는 BCE 구조의 TFT보다 훨씬 더 나은 구조입니다.

결론

결론적으로, 우리는 감소된 소자 피처 크기와 깨끗한 에칭 스토퍼 층을 가진 CL-ES 구조의 GOA TFT가 소자 성능과 안정성을 크게 향상시킬 수 있음을 보여줍니다. 제안된 CL-ES 구조의 TFT 제조 공정을 통해 TFT 후면 채널의 손상 및 오염이 최소화됩니다. 또한, BCE 구조의 GOA TFT와 동일한 집적도를 위해 CL-ES 구조의 TFT 공정은 미적 디자인 및 제조 비용 효율성의 목표를 충족할 수 있습니다. CL-ES 구조의 GOA TFT는 BCE 구조의 GOA TFT에 비해 훨씬 높은 잔류 이온 전류(~ 187%), 훨씬 낮은 초기 SS 값(0.09 V/dec) 및 임계 전압의 훨씬 낮은 변동(3.5 V). 이것은 훨씬 더 높은 통합과 신뢰성을 가진 GOA 설계의 가능성을 의미합니다. 향상된 성능과 안정성은 단순화된 공정과 깨끗한 에칭 스토퍼 층을 갖춘 CL-ES 구조의 TFT가 산소 결핍으로 인한 도너 유사 결함과 Cu+로 인한 억셉터 유사 결함을 성공적으로 극복했음을 시사합니다. BCE 과정에서 확산. 따라서 CL-ES 구조의 TFT에서 a-IGZO 채널 영역을 위한 깨끗한 표면 구성은 고신뢰성, 고해상도 및 좁은 베젤 디스플레이를 갖춘 a-IGZO TFT 백플레인을 생산하는 데 중요합니다.

약어

TFT:

박막 트랜지스터

목표 달성:

어레이의 게이트 드라이브 IC

a-IGZO:

무정형 인듐-갈륨-아연-산화물

LCD:

액정 디스플레이

PEVCD:

플라즈마 강화 화학 기상 증착

ESL:

에칭 스토퍼 층

기원전:

백 채널 에칭

HCS:

고전류 스트레스

SiOx:

산화규소

SiNx:

질화규소

SS:

하위 임계값 스윙


나노물질

  1. Bluetooth 메시로 설계:노드 및 기능 유형
  2. MCU는 향상된 성능, 연결성 및 보안 기능을 제공합니다.
  3. 머신 러닝으로 안정성 향상 및 유지 관리 결과 개선
  4. 구조체와 클래스의 차이점:C++ 예제로 설명
  5. 나선형 안테나에 의한 마이크로 브리지 구조의 THz 마이크로 볼로미터의 주파수 변조 및 흡수 개선
  6. GeSiSn 나노섬 및 변형층을 포함하는 반도체 필름의 형태, 구조 및 광학적 특성
  7. Etch-Stopper Nano-layers를 통한 깨끗한 인터페이스 프로세스를 사용하여 a-IGZO TFT 장치 성능 향상
  8. 아르곤 플라즈마 처리로 ZnO를 삽입하여 금속과 n-Ge 사이의 접촉 저항 감소
  9. 향상된 이중 게이트 및 부분 P 매장층이 있는 초저 특정 온 저항 측면 이중 확산 금속 산화물 반도체 트랜지스터
  10. IBM:EAM으로 안정성과 안전성을 사전에 보장