클린 식각 정지층과 피처 크기 축소로 a-IGZO TFT 신뢰성 향상

요약

클린 식각 정지(CL-ES) 공정과 백채널 식각(BCE) 공정 중 확산된 Cu⁺가 비정질 인듐-갈륨-아연-산화물(a-IGZO) 박막 트랜지스터(TFT)의 미세 구조와 성능에 미치는 영향을 조사했습니다. 비행시간 2차 이온 질량 분석법(TOF-SIMS)은 클린 SiOx 식각 정지층으로 구성된 CL-ES 층이 a-IGZO 채널을 소스-드레인(S/D) 식각액으로부터 보호하고 Cu⁺ 확산을 차단함을 확인했습니다. 결과적으로 CL-ES 구조 TFT는 BCE 구조 TFT(53.5%)보다 우수한 출력 안정성(최종 I_ds/초기 I_ds = 82.2%)을 보입니다. CL-ES 소자는 초기 서브임계 스윙(SS) 0.09 V dec^-1 대 0.46 V dec^-1로 낮고, 고전류 스트레스(HCS) 후 SS 열화도 0.16 V dec^-1 대 0.24 V dec^-1로 감소했습니다. 특히 문턱 전압 이동이 CL-ES TFT에서 3.5 V에 불과한 반면 BCE TFT는 7.2 V로, 현저히 높은 신뢰성을 나타냅니다. 이 결과는 CL-ES 공정이 확장 가능하고 고성능 a-IGZO 디스플레이를 위한 유망한 경로임을 시사합니다.

배경

현대 디스플레이 제품은 대형, 고해상도 패널과 슬림 베젤, 세련된 미학을 요구합니다. 게이트 구동 IC 온 어레이(GOA) 기술은 게이트 신호를 패널에 직렬로 전송하여 G-IC와 본딩 공정 제거로 비용 절감과 좁은 베젤 설계를 가능하게 합니다. 그러나 GOA TFT는 더 높은 출력 전류와 더 긴 온 타임을 제공해야 하므로 개별 픽셀 TFT보다 엄격한 신뢰성 요구사항을 가집니다. 비정질 인듐-갈륨-아연-산화물(a-IGZO)은 높은 포화 전자 이동도(5-10 cm² V^-1 s^-1)와 초저 오프 전류(< 1 pA)로 주요 채널 소재입니다. 기존 BCE 공정은 a-IGZO 백채널을 공격적인 식각액(HNO₃, H₃PO₄, CH₃COOH)에 노출시켜 개별 픽셀 TFT에 널리 사용되지만, 식각액 유도 손상과 채널 Cu 오염으로 고전류 GOA TFT에 부적합합니다. 견고한 SiOx 층을 사용하는 클린 식각 정지(CL-ES) 전략은 채널을 식각액과 Cu 확산으로부터 보호하여 대면적 디스플레이에서 균일성과 안정성을 개선합니다. 본 연구는 축소된 피처 크기를 가진 a-IGZO GOA TFT에 대한 CL-ES 공정을 평가하여 미세 구조와 전기적 성능을 BCE 구조 대비 제품과 비교합니다.

실험 방법

a-IGZO GOA TFT 제작

CL-ES TFT는 수정된 5단계 CL-ES 시퀀스(그림 1)로 제작되었습니다. 먼저 Mo/Cu 게이트 전극을 패터닝하고, PECVD로 340°C에서 SiNx/SiOx(3000 Å/1000 Å) 유전체 스택을 증착했습니다. 다음으로 300 Å a-IGZO 박막을 15% O₂로 상온 스퍼터링했습니다. 1000 Å SiOx 식각 정지층(ESL)을 240°C에서 증착하고 CF₄ 플라즈마로 패터닝하여 활성 영역의 하부 a-IGZO를 보호했습니다. 이후 S/D 전극(Mo/Cu/Mo)을 스퍼터링하고 ES 패턴을 마스크로 사용하여 0.2 wt% 불화물 첨가제 H₂O₂ 용액으로 식각했습니다. 마지막으로 3000 Å 패시베이션 층을 증착했습니다. BCE 소자는 동일한 마스크로 기존 BCE 공정으로 제작하여 직접 비교했습니다.

a-IGZO GOA TFT의 제작 공정

특성 분석

SEM(Camscan Mx2600FE)과 XPS(PHI Quantera II)로 형태와 조성을 조사하고, TOF-SIMS(IONTOF, TOF-SIMS 5)로 Cu 확산을 탐구했습니다. 전기적 테스트는 Keysight 4082A 분석기로 어두운 환경에서 60°C에서 수행했습니다. 고전류 스트레스(HCS) 신뢰성은 V_gs = 25 V, V_ds = 25 V에서 1000초 동안 평가하며, I_ds를 매초 기록하고 전달 특성을 매 100초마다 기록했습니다.

결과 및 논의

그림 2는 CL-ES로 제작된 GOA TFT를 보여주며, 채널 폭과 길이는 각각 120 µm, 10 µm로 설정되었습니다. 모든 소자는 레이저로 분리하여 독립적 측정을 보장했으며, 3 pA의 I_off 노이즈와 무시할 만한 크로스토크를 확인했습니다.

GOA 회로에서 전기적으로 분리된 GOA TFT 사진(삽입: 관심 TFT와 다른 주변 TFT 간의 I_off 노이즈)

SEM 분석(그림 3)은 CL-ES 소자가 4 µm × 6 µm 채널 치수를 달성하면서 ESL 층을 유지함을 보여줍니다. CL-ES 공정은 BCE에서 사용된 리소그래피 단계 이상을 필요로 하지 않아 마스크 수를 줄이고 생산을 단순화합니다.

a-IGZO TFT의 SEM 이미지: a CL-ES 구조 TFT 평면도, b BCE 구조 TFT 평면도, c CL-ES 구조 TFT 단면도, d BCE 구조 TFT 단면도

XPS 스펙트라(그림 4)는 BCE 공정이 어닐링 후 a-IGZO 조성을 유의미하게 변화시키지 않지만, H₂O₂ Cu 식각액 노출 시 Zn과 Ga의 상당한 손실을 유발함을 보여줍니다. Zn은 5.42%에서 3.16%로 감소하고 Ga도 유사한 경향을 보여 식각액 유도 결함과 산소 공공 증가를 강조합니다.

a-IGZO 박막 표면 조성의 XPS 분석: a 어닐링 전, b 어닐링 후, c BCE 공정 중 H₂O₂ Cu 식각액 노출 후. d 위 공정에 해당하는 원자 백분율

TOF-SIMS 매핑(그림 5)은 BCE 소자에서 Cu⁺가 a-IGZO 채널로 침투하며, CL-ES 소자보다 20배 높은 Cu 피크를 보이는 반면 CL-ES 소자에서는 Cu가 ESL에 국한됨을 확인합니다. Zn이 ESL로 확산되는 것도 ESL 증착 중 고에너지 플라즈마가 결함을 유입할 수 있음을 나타냅니다. CL-ES 소자의 ESL은 식각액 차폐막과 Cu 확산 장벽 역할을 모두 수행하여 채널 순도를 보존합니다.

a-IGZO TFT 채널 영역의 TOF-SIMS 분석: a BCE 공정, b CL-ES 공정

고전류 스트레스 테스트(그림 6)는 CL-ES TFT가 1000초 후 초기 I_ds의 82.2%를 유지하는 반면 BCE TFT는 53.5%로 떨어짐을 보여줍니다. 외삽 예측 시 CL-ES 소자는 10,000초 후 70.5% 유지, BCE는 33.7%로, 통합 신뢰성에서 271% 개선을 나타냅니다.

a 1000초 실험 데이터 및 b CL-ES 및 BCE 구조 GOA TFT의 장기 HCS 평가 외삽

전달 특성 변화(그림 7, 표 1)에 따르면 CL-ES TFT는 60°C에서 1000초 후 V_th가 0.0 V에서 3.5 V로 이동하며 SS가 0.09에서 0.16 V dec^-1로 완만하게 증가합니다. 반면 BCE TFT는 V_th가 4.0에서 11.2 V로 급격히 상승하고 SS가 0.46에서 0.24 V dec^-1로 감소하여 심각한 Cu 유도 트랩 형성과 표면 손상을 반영합니다. 따라서 CL-ES 공정은 우수한 전기적 안정성과 균일성을 제공합니다.

HCS 평가 중 측정된 I-V 전달 특성: a CL-ES, b BCE 구조 GOA TFT. c 문턱 전압, d 서브임계 스윙의 1000초 간격 및 V_ds = 15 V에서의 거동. e CL-ES, f BCE 구조 GOA TFT의 초기 I_d-V_d 출력 특성(V_gs = 0, 5, 10, 15, 20 V)

CL-ES TFT는 소자 간 일관된 출력 곡선을 보이는 반면 BCE 소자는 현저한 변동을 보여, 대면적 균일성을 위한 ESL 기반 보호의 중요성을 강조합니다.

결론

우리는 클린 식각 정지(CL-ES) 층과 피처 크기 축소가 a-IGZO GOA TFT의 성능과 신뢰성을 극적으로 개선함을 입증했습니다. CL-ES 공정은 식각액 손상과 Cu 확산을 제거하여 더 높은 잔류 I_ds(초기 대비 ≈187%), 낮은 초기 SS(0.09 V dec^-1), 작은 V_th 이동(3.5 V)을 달성합니다. 이러한 이점은 더 높은 집적 밀도, 비용 효율적 제조, 차세대 좁은 베젤 고해상도 디스플레이를 위한 견고한 작동을 가능하게 합니다.

약어

TFT:

박막 트랜지스터

GOA:

게이트 구동 IC 온 어레이

a-IGZO:

비정질 인듐-갈륨-아연-산화물

LCD:

액정 디스플레이

PEVCD:

플라즈마 강화 화학 기상 증착

ESL:

식각 정지층

BCE:

백채널 식각

HCS:

고전류 스트레스

SiOx:

산화 실리콘

SiNx:

질화 실리콘

SS:

서브임계 스윙