NOT 게이트

앞에서 설명한 단일 트랜지스터 인버터 회로는 실제로 게이트로 사용하기에는 너무 조잡합니다. 실제 인버터 회로에는 전압 이득을 최대화하기 위해 두 개 이상의 트랜지스터(최종 출력 트랜지스터가 완전 차단 또는 완전 포화 상태에 있도록 보장)와 우발적 손상 가능성을 줄이도록 설계된 기타 구성요소가 포함되어 있습니다.

실용 인버터 개략도

다음은 효율적이고 안정적인 작동을 위해 필요한 모든 구성요소를 갖춘 실제 인버터 회로의 개략도입니다.

이 회로는 저항, 다이오드 및 바이폴라 트랜지스터로만 구성됩니다. 바이폴라를 전계 효과 트랜지스터로 대체하는 설계를 포함하여 다른 회로 설계도 NOT 게이트 기능을 수행할 수 있음을 명심하십시오(이 장의 뒷부분에서 설명).

NOT 게이트 회로 동작 분석

높은 입력

입력이 "하이"이거나 이진 "1" 상태인 조건에 대해 이 회로를 분석해 보겠습니다. V_cc에 연결된 입력 터미널을 보여줌으로써 이것을 시뮬레이션할 수 있습니다. 스위치를 통해:

이 경우 다이오드 D₁ 역 바이어스되므로 전류가 흐르지 않습니다. 사실, D₁을 갖는 유일한 목적은 회로에서 음수의 경우 트랜지스터 손상을 방지하는 것입니다. 입력에 가해지는 전압(접지에 대해 양수가 아닌 음의 전압).

트랜지스터 Q₁의 베이스와 이미 터 사이에 전압이 없는 경우 , 우리는 그것을 통한 전류도 기대하지 않을 것입니다. 그러나 이상하게 보일 수 있지만 트랜지스터 Q₁ 트랜지스터에 대한 관례대로 사용되지 않습니다. 실제로 Q₁ 이 회로에서 백투백 다이오드 쌍에 불과한 것으로 사용됩니다. 다음 회로도는 Q₁의 실제 기능을 보여줍니다. :

이 다이오드의 목적은 전류를 트랜지스터 Q₂ 베이스로 또는 베이스에서 멀어지게 "조정"하는 것입니다. , 입력의 논리 레벨에 따라 다릅니다. 이 두 다이오드가 전류를 "조정"할 수 있는 방법은 처음 검사에서 정확히 명확하지 않으므로 이해를 위해 짧은 예가 필요할 수 있습니다.

트랜지스터 Q₂의 베이스-이미터 접합을 나타내는 다음 다이오드/저항 회로가 있다고 가정합니다. 및 Q₄ 단일 다이오드로 회로의 다른 모든 부분을 제거하여 두 개의 백투백 다이오드를 통해 "조정된" 전류에 집중할 수 있습니다.

입력 스위치가 "위쪽" 위치에 있는 경우(V_cc에 연결됨 ), Q₁의 왼쪽 스티어링 다이오드를 통해 전류가 흐르지 않음이 분명해야 합니다. , switch-diode-R₁에 전압이 없기 때문에 - 전자가 흐르도록 루프를 전환합니다.

그러나 할 Q₁의 오른쪽 스티어링 다이오드를 통한 전류 , Q₂를 통해 의 베이스-이미터 다이오드 접합 및 Q₄ 의 베이스-이미터 다이오드 접합:

이것은 실제 게이트 회로에서 트랜지스터 Q₂ 및 Q₄ 컬렉터 전류를 전도하기 위해 켜질 기본 전류가 있습니다.

Q₁ 베이스 사이의 총 전압 강하 (두 개의 연속 조향 다이오드를 연결하는 노드) 및 접지는 약 2.1볼트이며, 오른쪽 조향 다이오드 Q₂ 3개의 PN 접합의 결합된 전압 강하와 같습니다. 의 베이스 이미터 다이오드 및 Q₄ 의 베이스 에미터 다이오드.

낮은 입력

이제 입력 스위치를 "아래" 위치로 이동하고 어떤 일이 일어나는지 살펴보겠습니다.

이 회로의 전류를 측정하면 모든 의 전류는 Q₁의 왼쪽 스티어링 다이오드를 통과합니다. 및 없음 그것의 오른쪽 다이오드를 통해. 왜 이런거야? Q₄를 통해 전류에 대한 완전한 경로가 있는 것처럼 여전히 나타납니다. 의 다이오드, Q₂ 의 다이오드, 쌍의 오른쪽 다이오드 및 R₁ , 그렇다면 왜 그 경로를 통해 전류가 흐르지 않을까요?

PN 접합 다이오드는 매우 비선형적인 장치라는 점을 기억하십시오. 순방향 전압이 실리콘의 경우 약 0.7V, 게르마늄의 경우 0.3V인 특정 최소량에 도달할 때까지 전류를 전도하지 않습니다. 그런 다음 전류를 전도하기 시작하면 0.7볼트 이상 크게 떨어지지 않습니다.

이 회로의 스위치가 "아래쪽" 위치에 있을 때 스티어링 다이오드 쌍의 왼쪽 다이오드는 완전히 전도되어 다이오드를 가로질러 약 0.7볼트가 떨어지고 더 이상 떨어지지 않습니다.

스위치가 "위쪽" 위치에 있음을 상기하십시오(트랜지스터 Q₂ 및 Q₄ 전도), 동일한 두 지점 사이에 약 2.1볼트가 떨어졌습니다(Q₁ 's base and ground), 이는 또한 최소 3개의 직렬 연결된 실리콘 PN 접합을 전도 상태로 순방향 바이어스하는 데 필요한 전압입니다.

왼쪽 다이오드의 순방향 전압 강하는 0.7볼트만으로는 오른쪽 다이오드 Q₂의 직렬 스트링을 통해 전자가 흐르도록 하기에 충분하지 않습니다. 의 다이오드 및 R₃ //Q₄ 다이오드 병렬 하위 회로이므로 해당 경로를 통해 전자가 흐르지 않습니다. 트랜지스터 Q₂의 베이스를 통해 전류가 흐르지 않음 또는 Q₄ , 어느 쪽도 컬렉터 전류를 전도할 수 없습니다. 트랜지스터 Q₂ 및 Q₄ 둘 다 차단 상태가 됩니다.

결과적으로 이 회로 구성은 Q₂의 100% 스위칭을 허용합니다. 왼쪽 스티어링 다이오드를 통해 전류를 전환하여 기본 전류(따라서 출력 전압을 포함하여 게이트 회로의 나머지 부분에 대한 제어).

예제 게이트 회로의 경우 입력은 스위치(V_cc에 연결됨)에 의해 "높음"으로 유지됩니다. ), 왼쪽 스티어링 다이오드를 만듭니다. 그러나 오른쪽 스티어링 다이오드는 Q₂ 베이스를 통해 전류를 전도합니다. , 저항 R₁을 통해 :

기본 전류가 제공되면 트랜지스터 Q₂ "켜짐"이 됩니다. 보다 구체적으로 말하면 포화됩니다. R₁에서 허용하는 적절한 전류 이상으로 인해 베이스를 통해. Q₂와 함께 포화, 저항 R₃ 트랜지스터 Q₄의 베이스-이미터 접합을 순방향 바이어스하기에 충분한 전압을 떨어뜨릴 것입니다. , 따라서 또한 포화:

Q₄와 함께 포화 상태에서 출력 단자는 거의 직접 접지로 단락되어 출력 단자는 거의 0볼트의 전압(접지 기준) 또는 이진 "0"("낮음") 논리 레벨로 남습니다. 다이오드 D₂의 존재로 인해 , Q₃ 베이스 사이에 전압이 충분하지 않습니다. 이미터를 켜서 차단 상태로 유지합니다.

낮은 입력 출력 분석

이제 입력 스위치를 작동하여 입력의 논리 레벨을 바이너리 "0"으로 바꾸면 어떻게 되는지 봅시다.

이제 Q₁의 왼쪽 스티어링 다이오드를 통해 전류가 흐르게 됩니다. 오른쪽 스티어링 다이오드를 통해 전류가 흐르지 않습니다. 이것은 Q₂ 베이스를 통한 전류를 제거합니다. , 따라서 끕니다.

Q₂와 함께 꺼짐, 더 이상 Q₄에 대한 경로가 없습니다. 기본 전류이므로 Q₄ 컷오프도 됩니다. 질문₃ , 반면에 이제 베이스-이미터 접합을 순방향 바이어스하고 포화시켜 출력 단자 전압을 "높은" 상태로 올리기 위해 베이스와 접지 사이에 충분한 전압 강하가 있습니다.

실제로 출력 전압은 포화 정도와 부하 전류에 따라 약 4V가 되지만 여전히 "높은"(1) 논리 수준으로 간주될 만큼 충분히 높습니다. 이것으로 인버터 회로의 시뮬레이션이 완료되었습니다. "1" 입력은 "0" 출력을 제공하고 그 반대의 경우도 마찬가지입니다.

회로 관찰

예리한 관찰자는 이 인버터 회로의 입력이 부동 상태로 두면 "하이" 상태를 가정한다는 점에 주목합니다(V_cc에 연결되지 않음 또는 접지). 입력 단자가 연결되지 않은 상태로 남아 있으면 Q₁의 왼쪽 스티어링 다이오드를 통해 전류가 흐르지 않습니다. , R₁을 모두 남김 ' Q₂를 통과하는 현재 's base, 따라서 포화 Q₂ 및 회로 출력을 "낮음" 상태로 구동:

트랜지스터 대 트랜지스터 로직(TTL)

이러한 회로가 부동 상태로 남아 있는 경우 높은 입력 상태를 가정하는 경향은 T로 알려진 이러한 유형의 설계를 기반으로 하는 모든 게이트 회로가 공유하는 것입니다. T에 대한 저항 저항기 L ogic 또는 TTL . 이 특성은 게이트의 출력 설계를 단순화하는 데 활용될 수 있습니다. 게이트의 출력이 일반적으로 다른 게이트의 입력을 구동한다는 것을 알고 있는 회로.

TTL 게이트 회로의 입력이 플로팅 시 하이 상태를 가정하면 TTL 입력을 구동하는 게이트의 출력은 로우 상태에 대해 접지 경로를 제공하고 하이 상태에 대해 플로팅 상태가 되기만 하면 됩니다. 이 개념은 완전한 이해를 위해 추가 설명이 필요할 수 있으므로 여기에서 자세히 살펴보겠습니다.

소싱 및 싱킹 해류

소싱 전류

방금 분석한 게이트 회로는 입력과 출력의 두 방향으로 출력 전류를 처리할 수 있습니다. 기술적으로 이를 소싱이라고 합니다. 침몰 각각 현재. 게이트 출력이 높으면 출력 단자에서 V_cc까지 연속성이 있습니다. 상단 출력 트랜지스터를 통해(Q₃ ), 전자가 접지에서 부하를 통해 Q₃의 에미터를 통해 게이트의 출력 단자로 흐르도록 합니다. , 그리고 결국 V_cc까지 전원 단자(DC 전원 공급 장치의 양극):

이 개념을 단순화하기 위해 게이트 회로의 출력을 이중 스로우 스위치로 표시할 수 있으며 출력 단자를 V_cc에 연결할 수 있습니다. 또는 상태에 따라 접지됩니다. "높은" 논리 레벨을 출력하는 게이트의 경우 Q₃ 조합 포화 및 Q₄ 컷오프는 "V_cc " 위치, 접지된 부하를 통한 전류 경로 제공:

게이트 기호 내부에 표시된 이 2위치 스위치는 트랜지스터 Q₃를 나타냅니다. 및 Q₄ 출력 단자를 V_cc에 교대로 연결 또는 접지, 아니요 이전에 표시된 스위치의 입력 신호를 게이트로 보내는 것!

침몰하는 해류

반대로, 게이트 회로가 "낮은" 논리 레벨을 부하로 출력할 때 이중 스로우 스위치가 "접지" 위치로 설정되는 것과 유사합니다. 부하 저항이 V_cc에 연결되면 전류가 다른 방향으로 이동합니다. :지상에서 Q₄의 이미터를 통해 , 출력 단자를 나와 부하 저항을 통해 V_cc로 돌아갑니다. . 이 상태에서 게이트는 침몰한다고 합니다. 현재:

TTL 운영을 위한 요구 사항

Q₃의 조합 및 Q₄ "푸시-풀" 트랜지스터 쌍으로 작동(토템 폴 출력이라고도 함) ) 전류를 소싱하는 기능이 있습니다(전류를 V_cc로 끌어오기). ) 또는 싱크 전류(접지로부터의 출력 전류)를 부하로 보냅니다. 그러나 표준 TTL 게이트 입력 소싱을 위해 전류가 필요하지 않으며 침몰하기만 합니다. 즉, TTL 게이트 입력은 부동 상태로 두면 자연스럽게 하이 상태를 가정하므로 TTL 입력을 구동하는 모든 게이트 출력은 "0" 또는 "로우" 입력을 제공하기 위해 싱크 전류만 필요하고 "1"을 제공하기 위해 전류를 소싱할 필요가 없습니다. " 또는 수신 게이트 입력의 "높은" 논리 레벨:

오픈 컬렉터 출력

이는 Q₃을 제거하기 위해 게이트 회로의 출력 단계를 단순화할 수 있는 옵션이 있음을 의미합니다. 전부. 결과는 오픈 컬렉터 출력으로 알려져 있습니다. :

표준 게이트 기호 내에서 오픈 컬렉터 출력 회로를 지정하기 위해 특수 마커가 사용됩니다. 다음은 오픈 컬렉터 출력이 있는 인버터 게이트의 기호입니다.

부동 게이트 입력의 "높음" 기본 조건은 TTL 회로에만 해당되며 다른 유형, 특히 전계 효과 트랜지스터로 구성된 논리 게이트의 경우 반드시 그런 것은 아닙니다.

검토

<울>

인버터 또는 NOT, 게이트는 입력된 것과 반대 상태를 출력하는 게이트입니다. 즉, "낮은" 입력(0)은 "높은" 출력(1)을 제공하고 그 반대의 경우도 마찬가지입니다.

이 섹션에 설명된 것처럼 저항, 다이오드 및 바이폴라 트랜지스터로 구성된 게이트 회로를 TTL이라고 합니다. . TTL은 Transistor-to-Transistor Logic의 약자입니다. . 게이트 회로에 사용되는 다른 설계 방법이 있으며 일부는 바이폴라 트랜지스터보다 전계 효과 트랜지스터를 사용합니다.

게이트는 소싱이라고 합니다. 출력 단자와 DC 전원 공급 장치의 양극 사이에 전류 경로를 제공할 때의 전류(V_cc ). 즉, 출력 단자를 전원에 연결하는 것입니다. (+V).

게이트는 침몰한다고 합니다. 출력 단자와 접지 사이에 전류 경로를 제공할 때 전류. 즉, 출력단자를 접지(싱킹)하는 것입니다.

토템 기둥이 있는 게이트 회로 출력 단계는 둘 다 소스할 수 있습니다. 및 싱크 현재의. 개방형 수집기가 있는 게이트 회로 출력 단계는 전류를 싱크할 수만 있고 소스 전류는 사용할 수 없습니다. TTL 입력에는 전류 소싱이 필요하지 않기 때문에 개방형 컬렉터 게이트는 TTL 게이트 입력을 구동하는 데 사용할 때 실용적입니다.