고속 레이아웃 팁

대부분의 PCB 설계는 정확하고 검증된 회로도를 가지고 시작합니다. 그런 다음 회로도 설계를 최종 PCB로 변환하는 힘든 작업을 수행해야 합니다. 원래 회로 설계가 신중하게 수행되었음에도 불구하고 PCB가 작동하지 않는 경우가 많습니다. 시뮬레이션을 사용하여 회로도를 검증한 경우에도 설계 시뮬레이션에서 설명하지 못하는 것은 PCB 레이아웃의 세부 사항이 설계 구현에 예상치 못한 오류 소스를 삽입할 수 있다는 것입니다. 이것은 디자인에서 더 높은 클럭 속도와 함께 더 새롭고 더 빠른 구성 요소를 사용할 때 특히 그렇습니다. 또한 장치 간의 데이터 전송 속도도 지속적으로 증가하고 있으며 동일한 유형의 오류 소스가 발생합니다. 이러한 속도 증가로 인해 PCB 레이아웃에 내재된 작은 커패시턴스 및 인덕턴스 값으로 인해 설계의 PCB 구현이 실패하게 됩니다.

PCB가 작동하는지 확인하는 것과 함께 설계의 방사 노이즈 허용 오차 및 발생하는 방사 노이즈의 양과 관련된 추가 요구 사항은 최종 설계 승인을 받는 데 매우 중요합니다. 따라서 고속 신호를 포함하는 다음 PCB 애플리케이션을 개발할 때 전자기 간섭 문제를 완화하기 위해 세심한 주의를 기울여야 합니다.

고속 신호의 예로는 클록 신호 및 고속 통신 포트가 있습니다. 몇 가지 간단한 규칙을 통해 다음 설계의 신호 무결성 및 전자기 간섭 수준을 개선할 수 있습니다. 복잡한 수학적 모델이나 복잡하고 값비싼 시뮬레이션 도구가 필요하지 않습니다. 이 기사에서는 고속 신호로 다음 디자인의 성공을 보장하기 위해 따를 수 있는 여러 가지 간단한 규칙을 제시합니다.

배경

이 섹션에서는 고속 레이아웃 오류의 원인 및 관련 개념에 대해 논의하고 다음 섹션에서는 이러한 오류 원인을 완화하기 위한 일반적인 규칙을 제공합니다.

1. 전자기 간섭 및 전자기 호환성

전자기 간섭은 장치 작동을 방해하는 무선 주파수 노이즈입니다. 반면에 전자기 호환성은 장치가 방출하는 전자기 간섭 수준을 제한하는 것을 말합니다. 모든 장치는 어느 정도의 전자기 간섭을 방출하는 동시에 일정량의 전자기 간섭을 흡수합니다. PCB 설계자의 목표는 두 수량을 합리적인 수준으로 줄이는 것이어야 합니다. 장치가 방출하도록 허용된 EMI 수준에 대해 확립된 FCC 및 CISPR 표준이 있다는 점도 주목해야 합니다.

2. 시계 신호

일반적으로 마이크로프로세서 및 통신 포트를 구동하는 데 사용되는 클록 신호는 완전한 구형파여야 하지만 현실은 그렇지 않습니다. 실제로 공칭 클록 주파수의 신호와 클록 주파수 이상의 고조파 주파수의 조합입니다. 따라서 설계에 사용된 클록 주파수와 공칭 클록 주파수 이상의 클록 주파수 고조파 모두에서 EMI를 고려해야 합니다.

3. 전송선

더 높은 주파수에서 전송 라인 효과는 PCB 보드 레벨에서도 작동하기 시작합니다. 신호 라인의 주파수로 인해 해당 신호가 관련 PCB 트레이스 정도의 파장을 가질 때마다 임피던스 불일치로 인한 반사를 방지하기 위해 트레이스의 특성 임피던스를 고려해야 합니다. 가장 일반적인 의미에서 PCB 설계자는 트레이스가 연결하는 트랜시버와 관련된 트레이스의 임피던스를 일치시키는 데 시간이 걸립니다. 마이크로 스트립(전원 평면 위에 정의된 너비의 트레이스) 또는 스트립라인(두 전원 평면 사이에 정의된 너비의 트레이스)을 사용하는 것은 PCB 레벨 전송 라인의 임피던스를 제어하는 ​​일반적인 방법입니다.

트랜시버가 높은 임피던스 입력을 갖는 것도 일반적입니다. 이 경우 연결 트레이스는 연결된 전송선로의 특성 임피던스와 일치하도록 종단되어야 합니다. 몇 가지 일반적인 종료 기술이 있지만 이 문서의 범위를 벗어나므로 이에 대한 연구는 독자에게 맡기겠습니다.

4. 누화

두 개의 트레이스가 서로 옆에 있을 때 하나가 다른 하나의 작동을 손상시킬 수 있는 방식으로 유도 및 용량 결합(일반적으로 누화라고 함)됩니다. 이러한 종류의 노이즈를 제거하는 가장 기본적인 방법은 트레이스를 더 멀리 분리하는 것입니다. 누화 레벨을 억제하기 위해 파워 플레인을 사용하여 누화를 완화할 수도 있습니다.

5. 차동 신호

통신 경로에서 노이즈를 처리하는 또 다른 방법은 차동 신호를 사용하는 것입니다. 차동 신호는 전위가 같고 반대입니다. 따라서 두 개의 트레이스는 장치 간에 신호를 전달하는 역할을 하며 신호 값은 개별 트레이스의 절대 전위가 아니라 두 트레이스의 전위차에 의해 결정됩니다. 이렇게 하면 차동 신호가 누화에 영향을 받지 않고 방사 노이즈에 효과적으로 영향을 받지 않습니다.

6. 전류 및 루프 영역 반환

고주파수 레이아웃을 고려할 때 신호의 반환 경로도 고려해야 합니다. DC 회로로 작업할 때 복귀 경로는 가장 낮은 저항의 경로가 될 것이지만 AC 신호를 고려할 때 복귀 경로는 가장 낮은 임피던스의 경로가 될 것입니다. 결과는 고주파 신호의 리턴 경로가 해당 신호의 트레이스 바로 옆에 있다는 것입니다. 일반적으로 리턴 경로의 차이는 신호 트레이스가 접지 플레인을 통해 라우팅될 때 문제가 되지 않지만 접지 플레인이 신호 트레이스 아래에서 끊어지면 문제가 될 수 있습니다. 결과는 루프가 될 신호의 반환 경로에서 중단됩니다. 루프는 훨씬 더 효과적인 EMI 라디에이터이고 설계의 EMC에 부정적인 영향을 미치므로 피해야 합니다.

실용적인 디자인 팁

고속 신호 노이즈의 소스에 대한 간략한 설명을 제공했으므로 이제 더 구체적인 레이아웃 팁에 대해 논의할 수 있습니다.

다음 고속 PCB 설계를 시작하기 전에 먼저 설계의 전체 요구 사항을 살펴봐야 합니다. 좋은 질문은 다음과 같습니다. 시스템에서 가장 높은 주파수는 무엇입니까? 설계에 필요한 노이즈 억제 수준을 달성하려면 마이크로 스트립이나 스트립라인을 사용해야 합니까? 디자인에서 민감한 신호는 무엇입니까? PCB 제조업체가 요구하는 최소 허용 오차는 얼마입니까? 디자인의 기능 그룹 간에 민감한 상호 연결이 있습니까? 이러한 답변을 가지고 일반적인 관점에서 보드 스택업 및 구성을 결정할 수 있습니다.

1. 보드 스택업

새로운 회로 설계를 위한 가장 기본적인 고려 사항 중 하나는 PCB 스택업입니다. 보호할 민감한 신호가 없으면 표준 2층 PCB를 사용해도 무방합니다. 신호를 스트립 라인으로 라우팅해야 하는 경우 6레이어 스택업을 사용해야 합니다. 4층 PCB도 좋은 중간 옵션이 될 수 있습니다.

또 다른 고려 사항은 전원 플레인이 서로 매우 가까이 있도록 스택업을 생성할 수 있다면 설계에 사용할 작은 값의 디커플링 커패시터의 필요성을 줄일 수 있다는 것입니다. 마지막으로 고속 신호의 소스와 싱크를 PCB에서 서로 가깝게 찾을 수 있다면 해당 신호와 관련된 EMI 및 EMC의 대부분을 제거할 수 있습니다.

2. 전원 및 접지면

고속 설계를 위한 가장 기본적인 요구 사항은 완전한 접지면을 구현하는 것입니다. 또한 완전한 파워 플레인을 포함하는 것도 큰 이점이 될 수 있지만, 이를 위해서는 설계가 4층 또는 그 이상의 스택업을 기반으로 해야 합니다. 또한 최종 설계에 사용된 스택업을 알려야 하는 전원 플레인에 매우 가까운 신호 트레이스를 찾는 이점이 있습니다.

파워 플레인의 일부를 분할할 때 고속 신호에는 저항이 아닌 가장 낮은 임피던스 경로를 따르는 복귀 전류가 있음을 기억하는 것도 중요합니다. 소스와 싱크 사이에 고속 신호의 리턴 경로가 깨지지 않도록 주의하십시오. 접지면을 끊어야 하는 경우 이 중단을 통해 신호 추적을 실행하지 마십시오. 그렇게 하는 경우 0 Ohm 저항을 사용하여 신호 트레이스와 함께 접지면을 다시 연결하는 것을 고려하십시오. 보다 간결하게, 가능한 한 균일하고 끊김 없는 접지 및 전원 평면을 설계에 사용하십시오.

3. 추가 주제

디커플링 커패시터는 고주파 신호에 대한 접지 및 전원에 대한 낮은 임피던스 경로를 생성하는 데 중요합니다. 일반적으로 주파수 범위에서 고주파 노이즈를 억제하려면 다양한 커패시터 값을 사용해야 합니다. 캐패시터를 배치할 때 가장 낮은 값의 캐패시터를 보호하려는 장치에 가장 가깝게 배치한 다음 더 큰 값 캡으로 진행합니다. 또한 커패시터가 디커플링되는 전원 플레인과 장치 사이에 커패시터가 배치되어 있는지 확인하십시오. 이렇게 하면 장치가 실제로 커패시터에 의해 분리되고 있음을 확인할 수 있습니다.

기타 일반적인 팁은 다음과 같습니다.
• 트레이스 모서리를 둥글게 하면 신호에서 방출되는 EMI 수준을 줄일 수 있습니다. 이는 트레이스의 급격한 변화로 인해 더 높은 수준의 커패시턴스가 발생하고 고속 신호 반사가 발생하기 때문입니다.
• 서로 다른 평면에 있는 신호 트레이스를 포함하여 신호 트레이스 간의 누화를 최소화하려면 오른쪽에서 서로 교차해야 합니다. 각도.
• 신호 트레이스에서 비아를 피하십시오. 비아는 트레이스의 특성 임피던스를 변경하고 반사를 유발할 수 있습니다. 또한 차동 신호 트레이스와 함께 비아를 사용해야 하는 경우 두 트레이스 모두에서 효과가 동일하도록 두 트레이스에 배치하는 것을 고려하십시오.
• 비아를 사용하여 생성된 스텁을 고려하십시오. 기존 비아 대신 블라인드 또는 버어 비아 사용을 고려하십시오.
• 분산 클록 솔루션을 사용할 때 지연을 고려하십시오. 분기를 피하고 시계에서 연결된 장치까지 추적 길이를 일치시키십시오. 시계 드라이버를 사용하는 것이 좋습니다.

유용한 리소스
• 임베디드 애플리케이션 시스템의 고속 PCB 설계에 대한 연구
• 고속 PCB 설계의 미분 아이소메트릭 처리 및 시뮬레이션 검증
• 고속 PCB용 이미지 평면 설계 방법
• 신호 무결성에 대한 고속 PCB 설계 과제 및 솔루션
• 고속 PCB 레이아웃에서 신호 반사 억제 방법
• 고속 디지털에 대한 신호 무결성 분석 및 PCB 설계- 아날로그 혼합 회로
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작