고속 PCB 설계 마스터하기: 일반적인 오해와 검증된 전략

고속 전자 시스템에 관해서는 인쇄 회로 기판 설계의 성공이 이론과 실천 모두에서 전자파 적합성(EMC) 시스템의 높은 문제 해결로 직접 이어집니다. EMC 표준을 충족하기 위해 고속 PCB 설계는 큰 도전에 직면해 있으므로 고속 PCB 설계자는 설계 과정에서 전통적인 설계 철학과 접근 방식을 버려야 합니다. 이 글은 주로 실무 관점에서 고속 PCB 설계 과정에서의 오해와 전략을 분석합니다.

고속 PCB 재료의 유전율(Dielectric Constant)

현재 고속 PCB 설계에는 주로 세 가지 설계 기술이 있습니다: 노이즈 및 지연 PCB 그래프 설계 기술, 임피던스 및 전파 지연 시간 제어 기술, PCB 임피던스를 파라미터로 하는 평가 기술. 그중 후자 두 가지 기술이 PCB 제조의 핵심입니다. 고속 PCB 전송 라인에 대한 기술도 많은데, 일반적으로 사용되는 기본 구조는 마이크로스트립(microstrip)과 스트립라인(stripline)입니다. 고속 PCB 전송 라인에서 Z₀(임피던스 파라미터)와 tₚd(전파 지연 시간)가 가장 중요한 변수입니다. 실제로 마이크로스트립 구조가 스트립라인 구조와 다르면 계산 공식도 달라집니다. 그러나 어떤 경우에도 임피던스는 항상 전송 라인의 기하학적 구조입니다. 대부분의 상황에서 PCB 재료 일부의 유전율은 주파수, 면적 수분 흡수율, 온도, 전기적 특성에 영향을 받습니다. 2층 또는 다층 PCB의 경우 유전율은 PCB 재료 내 수지와 실리콘 비율에 영향을 받습니다.

요즘 가장 일반적으로 사용되는 PCB 재료는 FR4입니다. 보통 PCB 재료 공급업체는 프로젝트 기술자들이 재료를 사용할 수 있도록 유전율 값들을 제시합니다. 실제 적용에서는 값 파라미터가 보통 1MHz 상황에서 얻어진 반면, 고속 상황에서는 유전율에 명백한 변화가 있습니다(그림 1 참조).

그림 1의 세 곡선은 실리콘과 수지의 다른 비율을 나타냅니다. 세 곡선 중 곡선 A가 가장 높고, B가 중간, C가 가장 낮습니다. 작업자가 이 차이를 인지하지 못하면 계산 또는 시뮬레이션 결과와 실제 상황 사이에 임피던스와 전파 지연 시간에 큰 편차가 발생하여 고속 시스템 신호 무결성 설계에 영향을 미칩니다.

90° 코너 문제

대부분의 문서에서 PCB 라우팅 시 90° 코너를 피해야 한다고 하는데, 이는 임피던스 불연속과 전자파 간섭(EMI) 복사를 유발할 수 있기 때문입니다. 이론적 관점에서 90° 코너의 폭 변화가 비교적 커서 큰 임피던스와 심각한 임피던스 불연속을 초래합니다. 실무적 관점에서 전자기 에너지는 라우팅 코너에 모이는 경향이 있으며, 코너가 더 뾰족할수록 더 많은 에너지가 모입니다. 위 분석에 따라 EMI 복사는 90° 코너에서 가장 두드러집니다.

하지만 일부 연구자들은 90° 코너가 임피던스에 미치는 영향이 10% 이내임을 발견했습니다. 라우팅 폭이 6mil일 때 핵심 길이가 되면 THz 범위에 속합니다. 따라서 실제 상황에서 90° 코너가 임피던스 불연속을 확실히 유발할 것으로 추정할 수 있습니다.

따라서 실제 PCB 라우팅에서, 적어도 GHz 범위 내에서는 90° 코너를 비용을 들여 피할 필요는 없습니다.

20-H 원칙

KNG에 의해 20-H 원칙이 등장한 이후 고속 PCB 설계의 주요 원칙으로 받아들여져 왔습니다. 일부 연구자들은 이 원칙이 관련 PCB 레이어上の 주변 전자기 밀도를 약 70% 감소시킬 수 있다고 주장합니다. 또한 외향 EMI 복사 감소에도 효과적인 역할을 합니다. 그러나 많은 실험이 연구자들의 기대를 뒷받침하지 않습니다.

일부 실험에 따르면 2층 PCB의 경우 20-H 원칙이 더 심각한 복사를 유발하는 반면, 다층 PCB의 경우 내부 매질 레이어에서 20-H 원칙을 활용해도 명백한 개선이 없습니다.

필터링 커패시턴스 파라미터

필터링 커패시턴스는 전자 시스템에서 EMC 문제를 해결하는 검증된 효과적이고 경제적인 조치입니다. 그러나 고속 전자 시스템은 필터링 커패시턴스의 성능과 적용 설계에 새로운 요구사항을 가져옵니다. 필터링 커패시턴스의 단순화된 모듈은 그림 2와 같습니다.

다음 요건을 충족해야 합니다: Z_C < Z_S//Z_L (Z_C = 1/2πfC). 일반적인 오해는 Z_C가 Z_L보다 작기만 하면 필터링 커패시턴스 목적을 달성할 수 있다는 것입니다. 실제로 Z_S와 Z_L 값이 결정되지 않으면 필터링 커패시턴스 파라미터를 결정할 수 없습니다.

그러나 고속 회로에서 Z_S도 Z_L도 순수 저항이 아니며 복소수 값이 필요합니다. 동시에 고속 회로에서 Z_C는 순수 커패시턴스가 아니며 등가 직렬 저항(ESR)과 등가 직렬 인덕턴스(ESL) 모두를 고려해야 합니다. 이러한 모든 것이 고속 전자 시스템에서 필터링 커패시턴스 적용의 어려움입니다. 설계자가 이러한 측면을 무시하면 계산 또는 시뮬레이션 결과와 실제 사이에 명백한 차이가 발생합니다.

실리콘 패키징

PCB 설계자들은 PCB 레이아웃과 PCB上の 부품 간 상호 연결에 가장 많은 주의를 기울이는 경향이 있으며 부품 패키징의 중요성을 무시합니다. 사실 이는 고속 PCB 설계에 심각한 결과를 초래할 수 있습니다. 실리콘 패키징은 연결 라인과 리드를 통과하는 기생 인덕턴스, 기생 저항, 기생 커패시턴스를 통해 실리콘 성능에 영향을 미칩니다. 이러한 파라미터는 노이즈, 통신 지연, 에지 레이트, 주파수 응답을 생성합니다. 다른 패키징의 기생 파라미터는 크게 다를 수 있습니다. 동일한 회로라도 패키징이 다르면 성능 특성이 다르게 나타납니다.

사실 고속 전자 시스템에서 실리콘 설계, 패키징 설계, 보드 레벨 설계는 결코 서로 독립적이지 않습니다. 실리콘 설계 흐름에서 PCB에 따라 적절한 패키지를 선택해야 합니다. 실리콘 설계의 전체 레이아웃은 기술과 보드 레벨 요소 모두에 의해 영향을 받습니다. 실리콘 패키징에서 PCB와의 매칭은 고려해야 할 필수 요소입니다. 더 중요한 것은 적절한 패키지가 보드 레벨 무결성과 EMC/EMI 문제 측면에서 크게 도움이 된다는 것입니다. 따라서 실리콘 패키징은 결코 무시하거나 경시해서는 안 됩니다.

공통 모드 전류 복사 간섭

PCB 신호 전송 리드에는 유용한 신호를 전송하는 차동 모드 전류와 유용한 정보가 없는 공통 모드 전류가 모두 존재하며, 둘 다 EMI 복사를 생성합니다.

상대적으로 높은 전류 때문에 차동 모드 전류는 회로 설계자들에 의해 강조되어 차동 모드 전류 EMI 복사 제어 이론과 기술이 형성되었습니다. 그 결과 일부 EDA 도구는 차동 모드 전류 EMI 복사 시뮬레이션과 예측 기능을 갖추게 되었습니다. 그러나 차동 모드 전류에 비해 공통 모드 전류는 훨씬 적어 설계자들이 공통 모드 전류 EMI 복사를 쉽게 간과하게 됩니다.

하지만 최근 연구에 따르면 공통 모드 전류가 차동 모드 전류보다 훨씬 작음에도 불구하고, 전자가 생성하는 EMI 복사 간섭이 후자보다 훨씬 큽니다. 현재 공통 모드 전류 EMI 복사는 고속 고급 회로 기판에서 주요 복사 간섭원 중 하나가 되었습니다. 더 나쁜 것은 공통 모드 전류 EMI 복사 발생 이유가 복잡하여 시뮬레이션이나 예측이 불가능하다는 것입니다. 게다가 공통 모드 전류 EMI 복사 제어 연구는 아직 진행 중입니다.

따라서 고속 PCB 설계 시 차동 모드 전류 EMI 복사만 기반으로 EMI 복사를 시뮬레이션하고 예측하는 것은 신뢰할 수 없습니다.

유용한 참고 자료

• 고속 레이아웃 팁
• EMI 영향을 줄이는 고속 PCB 라우팅 기법
• 임베디드 응용 시스템에서 고속 PCB 설계 연구
• 고속 PCB 설계의 차동 등방 처리 및 시뮬레이션 검증
• 고속 PCB를 위한 이미지 플레인 설계 방법
• 신호 무결성 문제와 해결책에 대한 고속 PCB 설계 과제
• 고속 PCB 레이아웃에서 신호 반사 억제 방법
• 고속 디지털-아날로그 혼합 회로의 신호 무결성 분석 및 PCB 설계
• PCBCart의 풀 피처 PCB 제조 서비스 - 다양한 부가가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작