PCIe 신호 도달 범위 확장을 위한 올바른 리드라이버 또는 리타이머 선택

리드라이버와 리타이머 솔루션은 최신 컴퓨팅 및 NVMe™ 스토리지 시스템에서 PCIe® 신호의 도달 범위를 확장하는 데 필수적입니다. 이 가이드는 오늘날의 고성능 워크로드와 내일의 새로운 표준에 최적의 장치를 선택하는 방법을 설명합니다.

클라우드 컴퓨팅과 데이터 센터 인프라에서 더 높은 데이터 속도로의 끊임없는 추진은 신호 무결성에 심각한 요구를 제기합니다. 처리량이 증가함에 따라 최대 실행 가능 전송 거리가 줄어들어 시스템 확장성을 제한합니다. 리드라이버와 리타이머 모두 이러한 손실을 완화할 수 있지만, 각각 배포 전에 이해해야 할 고유한 트레이드오프를 제시합니다.

이 기사는 리드라이버와 리타이머 중 선택을 위한 실용적인 프레임워크를 제공하며, 각 기술이 PCIe® 도달 범위를 어떻게 확장하는지, 그리고 컴퓨팅 및 NVMe™ 스토리지 환경에서 그 적합성에 영향을 미치는 요소를 상세히 설명합니다.

PCIe 신호 무결성 과제

PCIe®는 서버와 데이터 센터 네트워킹을 위한 지배적인 고속 인터페이스로 남아 있습니다. 데이터 속도는 Gen1(2.5GT/s)에서 Gen5(32GT/s)로 진화했으며, Gen6은 이를 다시 두 배로 늘릴 것으로 예상됩니다. 이러한 속도에 필요한 더 높은 주파수는 표준 FR4 PCB에서 감쇠와 분산을 악화시키며, 가장 경제적인 기판이지만 10GHz 이상에서 상당한 손실을 겪습니다.

Megtron 6과 같은 고성능 유전체는 우수한 감쇠 특성을 제공하지만, FR4보다 약 7배 더 비쌉니다. 많은 설계에서 비용 프리미엄이 신호 품질 이점을 능가합니다. 그림 1은 FR4와 Megtron 6 모두에서 주파수에 따른 감쇠 스케일링을 보여줍니다.

여기서:
W = 트레이스 폭 (mil, 이 예제에서 5mil 사용)
F = 주파수 (GHz)
Df = PCB 재료의 소산 인자 (손실 탄젠트)
Dk = PCB 재료의 유전율

그림 1. FR4와 Megtron 6의 주파수 대 감쇠

커넥터도 손실에 기여합니다. 일반적인 PCIe CEM 커넥터는 32Gbps에서 ~1.5dB를 추가합니다. PCIe Gen5 표준은 총 채널 손실 예산 36dB를 허용하며, 신호 저하가 용납할 수 없게 되기 전에 PCB와 케이블 손실을 위한 제한된 여유만 남습니다.

리드라이버 설명

리드라이버는 수신 측에서 연속 시간 이퀄라이저(CTLE)를 사용하여 주파수 의존적 감쇠를 상쇄하는 고대역폭 아날로그 증폭기입니다. 선택적 송신 측 프리엠파시스는 파형을 형성하여 아이 클로저를 개선할 수 있습니다. 리드라이버는 프로토콜 비인식적이므로 링크 트레이닝 로직이 부족하며 PCIe의 임베디드 링크 트레이닝 시퀀스에 적응할 수 없습니다.

리드라이버의 주요 이점은 저비용, 적당한 전력 소비, 간단한 통합입니다. 그러나 모든 신호 노이즈를 증폭하고 자체 지터 플로어(일반적으로 8ps 고유 지터)를 추가하며, 비-ISI 지터를 수정할 수 없습니다. 리드라이버는 일반적으로 Gen1~Gen3 PCIe 링크로 제한되며, 과도한 노이즈 누적으로 인해 16Gbps 이상에서는 비실용적입니다.

그림 2는 일반적인 단일 레인 리드라이버 블록 다이어그램을 보여줍니다.

그림 2. 단일 레인 리드라이버 블록 다이어그램

리드라이버의 한계

리드라이버는 저복잡도 Gen1~Gen3 시스템에서 트레이스 길이를 연장할 수 있지만, Gen4(16Gbps) 및 Gen5(32Gbps) 링크의 더 높은 감쇠와 엄격한 타이밍 예산을 보상하지 못합니다. 여러 리드라이버를 캐스케이드하는 것은 각 단계가 자체 노이즈를 추가하여 지터 예산을 효과적으로 두 배로 늘리기 때문에 역효과를 낳습니다. 결과적으로 리드라이버는 16Gbps 이상에서 장거리 PCIe 링크가 필요한 데이터 센터 워크로드에 부적합합니다.

리타이머의 구원

PCIe Gen4부터 표준은 고속 링크에 리타이머를 명시적으로 요구합니다. 리타이머는 물리 계층 인식이며 완전한 링크 트레이닝과 복구 로직을 구현합니다. 임베디드 클록을 재추출하는 클록 및 데이터 복구(CDR) 블록, 직렬화/역직렬화(SERDES) 쌍, 실시간 진단을 위한 아이 모니터링 서브시스템을 포함합니다.

그림 3은 양방향 단일 레인 리타이머의 고수준 블록 다이어그램을 보여줍니다.

그림 3. 리타이머 블록 다이어그램

일반적인 리타이머는 x4, x8, x16 구성으로 제공되며, 각각 4, 8, 16개의 물리적 레인을 제공합니다. 아키텍처는 데이터 스트림을 완전히 재생성하여 삽입 손실을 제거하고 신호의 지터 예산을 보존합니다. 이 능력은 NVMe SSD, 400Gbps 이더넷, 가속기 상호연결과 같은 고처리량, 장거리 PCIe 애플리케이션에 리타이머를 필수적으로 만듭니다.

표 1은 리드라이버와 리타이머의 필수 속성을 대조합니다.

표 1. 리드라이버 대 리타이머 비교

PCIe 애플리케이션에서의 리타이머 예시

리타이머는 이제 많은 데이터 센터 토폴로지에서 필수 구성 요소입니다. 그림 4는 CPU의 루트 컴플렉스와 백플레인 또는 애드인 카드 사이에 리타이머가 위치하여 케이블, 라이저 카드, 추가 스위치를 통한 신호 확장을 가능하게 하는 일반적인 서버 아키텍처를 보여줍니다.

그림 4. PCIe 리타이머가 있는 서버 예시

일반적인 구성에는:
• CPU ↔ 리타이머 ↔ 애드인 카드 (AIC)
• CPU ↔ 리타이머 ↔ 라이저 카드 ↔ AIC
• CPU ↔ 리타이머 ↔ 케이블 ↔ 스위치 ↔ AIC
• CPU ↔ 리타이머 ↔ 케이블 ↔ AIC

그림 5. 라이저 카드와 마더보드에서 AIC로의 리타이머

요약하면, 리드라이버는 여전히 저속, 단순 설계에 유용할 수 있지만, PCIe, USB 4.0, Thunderbolt 3.0 여부에 관계없이 16Gbps 이상을 요구하는 모든 애플리케이션에는 리타이머가 현대 링크 트레이닝 프로토콜 준수와 필요한 신호 재생을 제공합니다.

참고문헌

1. 고속 직렬 버스 리피터 프라이머 (PDF)
2. PCI-SIG® 교육 웨비나 시리즈 2019 (PDF)
3. AN 766: Intel® Stratix® 10 장치, 고속 신호 인터페이스 레이아웃 설계 가이드라인 (PDF)
4. PCI Express 기본 사양 리비전 5.0, 버전 1.0, 2019

산업 기사는 업계 파트너가 All About Circuits 독자들에게 유용한 소식, 메시지, 기술을 편집 콘텐츠로는 다루기 어려운 방식으로 공유할 수 있는 콘텐츠 형태입니다. 모든 산업 기사는 독자들에게 유용한 소식, 기술 전문성, 또는 이야기를 제공하려는 의도로 엄격한 편집 가이드라인을 따릅니다. 산업 기사에 표현된 관점과 의견은 파트너의 것이며 All About Circuits나 그 작가들의 의견과 반드시 일치하지는 않습니다.