컴퓨팅 혁명: 원자 단위 반도체 칩의 부상

거의 60년에 걸쳐 만들어진 정보 시대는 인터넷, 스마트폰, 초고속 컴퓨터를 세상에 선사했습니다. 이를 가능하게 한 것은 컴퓨터 칩에 집적할 수 있는 트랜지스터 수가 약 2년마다 두 배로 늘어나는 것이었습니다. 이제 손톱 크기 칩에 수십억 개의 원자 단위 트랜지스터가 들어갑니다. 이런 '원자 규모' 길이는 너무 작아 개별 원자를 보고 셀 수 있을 정도입니다.

이 두 배 증가가 이제 물리적 한계에 급속히 접근함에 따라, 미국 에너지부(DOE) 프린스턴 플라즈마 물리학 연구소(PPPL)가 업계 노력에 합류하여 공정을 연장하고 더 유능하고 효율적이며 비용 효율적인 칩을 생산하는 새로운 방법을 개발하고 있습니다. 연구소 과학자들은 이제 원자 단위 칩 제조의 핵심 단계를 모델링을 통해 정확하게 예측했으며, 이는 세계적인 칩 제조 장비 공급업체 램 리서치(Lam Research Corp.)와의 공동 연구 개발 협약(CRADA) 하에서 PPPL의 첫 연구입니다.

"이것은 전체 공정의 아주 작은 한 조각일 것입니다."라고 저온 플라즈마 표면 상호작용 부소장이자 Journal of Vacuum Science & Technology B에 결과를 요약한 논문 공동 저자인 데이비드 그레이브스(David Graves) 교수는 말했습니다. 모델링을 통해 얻은 통찰력은 "모든 종류의 좋은 결과로 이어질 수 있으며, 그래서 연구소의 이 노력이 어느 정도 약속을 가지고 있습니다."라고 그는 말했습니다.

수축이 훨씬 더 오래 지속될 수는 없지만, "완전히 끝난 것은 아닙니다."라고 그는 말했습니다. "업계는 지금까지 주로 경험적 방법을 사용하여 혁신적인 새 공정을 개발하는 데 성공했지만, 더 깊은 근본적 이해가 이 과정을 가속화할 것입니다. 기초 연구는 시간과 전문성이 필요하며 업계가 항상 가진 것은 아닙니다."라고 그는 말했습니다. "이것이 연구소가 이 작업을 맡을 강한 동기를 만듭니다."

PPPL 과학자들은 '원자층 식각(ALE, Atomic Layer Etching)'이라 불리는 것을 모델링했습니다. 이는 표면에서 단일 원자층을 한 번에 하나씩 제거하는 것을 목표로 하는 점점 더 중요한 제조 단계입니다. 이 공정은 실리콘 웨이퍼 위의 박막에 인간 머리카락 수천 분의 1 두께인 임계 치수를 가진 복잡한 3차원 구조를 식각하는 데 사용될 수 있습니다.

"시뮬레이션이 기본적으로 실험과 1단계에서 일치했으며, 원자 단위 식각을 위한 ALE 사용에 대한 이해를 개선할 수 있습니다."라고 PPPL 박사후 연구원이자 저널 논문 주저자인 조셉 벨라(Joseph Vella)는 말했습니다. 개선된 이해는 PPPL이 ALE 동안 발생하는 표면 손상 정도와 거칠기 정도 같은 것을 조사할 수 있게 할 것이라고 그는 말했습니다. "이 모든 것은 원자층 식각에 대한 근본적 이해를 구축하는 것에서 시작됩니다."

모델은 염소 가스와 아르곤 플라즈마 이온의 순차적 사용을 시뮬레이션하여 실리콘 식각 공정을 원자 단위로 제어했습니다. 플라즈마는 자유 전자, 양전하 이온, 중성 분자로 구성된 혼합물인 이온화된 기체입니다. 반도체 장치 가공에 사용되는 플라즈마는 핵융합 실험에 사용되는 초고온 플라즈마와 달리 상온 근처입니다.

"램 리서치의 놀라운 경험적 발견은 이온 에너지가 우리가 시작한 것보다 상당히 높을 때 ALE 공정이 특히 효과적이었다는 것입니다."라고 그레이브스는 말했습니다. "그래서 이것이 시뮬레이션에서 우리의 다음 단계가 될 것입니다 — 이온 에너지가 훨씬 높을 때 무슨 일이 일어나고 왜 그렇게 좋은지 이해해 볼 수 있는지 확인해 보겠습니다."

앞으로 "반도체 산업 전체가 소재와 사용될 장치 유형의 대대적 확장을 고려하고 있으며, 이 확장도 원자 단위 정밀도로 처리되어야 할 것입니다."라고 그는 말했습니다. "미국의 목표는 과학을 사용하여 중요한 산업 문제를 해결하는 데 세계를 선도하는 것입니다."라고 그는 말했습니다. "우리의 작업은 그 일부입니다."