2D 반도체 나노소재 마스터하기: 정밀 합성 및 혁신적 응용

초록

그래핀을 넘어선 2차원(2D) 반도체는 현재 알려진 가장 얇은 안정적인 나노소재입니다. 21세기 두 번째 10년간 2D 소재 군과 그 응용이 급격히 성장하면서 첨단 나노 및 광전자 기술에 전례 없는 기회가 열렸습니다. 본 논문에서는 개발된 2D 나노소재에 대한 최신 연구 진전을 리뷰합니다. 이러한 2D 나노소재 및 헤테로구조의 첨단 합성 기술과 새로운 응용 분야를 요약하여 논의합니다. 합성 기술로는 화학 기상 증착(CVD), 원자층 증착(ALD), 액체 금속의 2D 표면 산화막 반데르발스(vdW) 박리 등 기상 증착법과 vdW 박리법의 최신 개발 사항을 다루며, 비정질 및 결정질 2D 나노소재 제조에 중점을 둡니다.

서론

2010년 그래핀 노벨상 수상 이후 2D 반도체 개발이 가속화되면서, 2D 나노소재 및 헤테로구조를 기반으로 한 재료 과학 분야가 21세기 두 번째 10년간 폭발적으로 성장했습니다[1-4]. 보고된 2D 나노소재 구조에서 전자 이동과 밴드갭 변조에 기인한 흥미로운 물리화학적 현상이 관찰되었습니다[5, 6]. 그래핀은 밴드갭이 없어 반도체 특성을 나타내지 않으므로, 전이금속 칼코게나이드(TMDC), 육방정계 질화붕소(h-BN), 흑린, 전이금속 산화물 등 그래핀과 유사한 2D 나노소재 개발에 막대한 노력과 관심이 쏠렸습니다[7-16]. 이 2D 소재 군은 금속부터 반금속, 반도체, 절연체에 이르는 광범위한 전자적 특성을 보입니다[17-20]. 높은 비표면적, 댕글링 본드 부재, 표면 상태의 본질, 뛰어난 스핀-궤도 결합 특성, 양자 스핀 홀 효과 등은 개별 2D 나노구조 소재에 흥미로운 특성을 부여합니다[21-25]. 결과적으로, 특히 지난 10년간 전례 없는 반도체 특성으로 인해 2D 나노소재에 대한 과학계의 관심이 기하급수적으로 증가했으며, 이는 Web of Knowledge™ 데이터베이스에서 '2D 반도체' 관련 논문 발표 수의 기하급수적 증가로도 확인됩니다(그림 1).

2D 반도체 나노소재의 초기 물성 측정에서는 벌크 및 미세구조 소재와 비교할 수 없는 독특한 전자적 특성이 드러났습니다. 이는 2D 소재의 나노스케일 저차원성에서 기인하는 양자 구속 효과와 관련이 있습니다[26]. 따라서 2D 소재는 기초 물리학과 화학 연구에 훌륭한 플랫폼을 제공합니다. 가장 광범위하게 연구된 2D 나노소재 계층은 TMDC(XY₂, X = Mo, Ti, W; Y = S, Se, Te)입니다[27-39]. 연구 결과, 칼코게나이드 반도체는 2D와 벌크 전도도에서 10²~10³배의 큰 차이를 보이며[40], 단층 MoS₂ 등은 직접 밴드갭 반도체임이 확인되었습니다[41]. 이러한 2D TMDC의 전자적 특성은 차세대 나노 및 광전자 소자 개발에 중요한 함의를 가집니다. 이러한 이방성은 층간 강한 X-Y 결합과 약한 vdW 상호작용의 대조에서 비롯됩니다[42]. 예를 들어 TiS₂는 Ti 원자의 육방 최밀 충전 층이 두 개의 황 층 사이에 샌드위치된 육방 층상 구조를 가지며[43], 이 구조가 vdW 박리를 통한 층상 2D 나노구조 분리를 가능하게 합니다. 따라서 초기 보고들은 주로 기계적 및 vdW 박리 기술로 합성된 2D 소재의 특성에 집중되었습니다.

2D 박막의 초박막 특성 덕분에 투명하고 가볍고 유연하면서도 흥미로운 특성을 가질 수 있어, 배터리, 슈퍼커패시터, 연료전지 등 에너지 저장 및 변환용 고성능 전극 소재 개발로 이어졌습니다[44]. 그림 2는 2D 반도체 및 헤테로구조의 주요 특성과 대표적 응용을 요약합니다. 2D 나노구조 반도체 분야는 나노제작 기술의 최신 발전 덕분에 현대 고성능 나노 및 광전자 기기 개발을 위한 중요한 독립적 지식 체계로 자리잡았습니다[45]. 2D 나노소재의 원자 단위 층상 구조가 독특한 특성의 근원으로, 원자 수준에서의 치수 제어를 통해 물성을 정밀하게 조절할 수 있습니다. 따라서 균일한 두께의 초박막 2D 박막을 규칙적으로 합성하는 것은 2D 나노소재 기반 첨단 전자 기기 제작 방법 개발의 근본적인 단계입니다. 특히 원하는 기판 위에서 정밀하고 균일한 두께의 웨이퍼 스케일 초박막 박막을 생산하기 위해서는 2D 반도체 기반 기기 제작을 위한 성공적인 합성 기술이 개발되어야 합니다[46]. 또한 합성 및 제작 단계에서 2D 나노소재는 다양한 전자 부품(도체, 절연체, 기판 등)과 직접 접촉하거나 장식될 수 있으며, 2D 나노소재와 다른 구성 요소 사이의 헤테로 인터페이스가 그 특성을 근본적으로 변화시킬 수 있습니다. 이는 특히 2D 층간 전하 이동 메커니즘과 관련이 깊습니다[47]. 헤테로구조 2D 박막의 독특한 특성은 헤테로구조 전자공학, 광전자공학, 바이오 센싱, 환경 센서, 촉매, 웨어러블 및 플렉시블 전자공학, 메모리스터, 시냅스 소자 등 다양한 응용을 가능하게 합니다[36, 44, 48-55]. 따라서 합성 및 제작 기술은 2D 나노소재 기반 기능성 기기의 제작 복잡성에 부응해야 합니다. 또한 2D 소재의 전자적 특성은 물리화학적 구조, 치수, 층수, 형태, 배향, 구조상, 도핑 결함, 비정질/결정성, 결정립계 등 소재 특성에 크게 영향을 받습니다[56]. 2D 나노구조의 층수는 전자 구조에 추가적인 근본적 영향을 미치며, 2D 박막의 특성이 2D 박막 기반 전자 소자의 최종 성능을 완전히 결정합니다[57].

한편, 2D 소재의 결정성 또는 비정질성도 전자적 특성을 변화시킬 수 있습니다. 합성 방법과 조건에 따라 2D 나노소재는 결함 없는 단결정이거나 일정 수준의 불순물이나 결정립계를 포함할 수 있습니다. 따라서 계면 산란 현상을 통한 전하 이동도는 결정립계 수에 의해 영향을 받습니다[58]. 단결정 구조는 가장 높은 전하 이동도와 낮은 계면 산란을 보이는 반면, 비정질 2D 구조는 가장 높은 절연 특성을 나타냅니다[58]. 초기 2D 나노소재 합성법 대부분은 2D 나노구조의 기계적 박리에 기반했습니다. 층상 구조 간 약한 vdW 힘으로 인해 기계적 및 화학적 박리가 층상 2D 나노구조 추출에 효과적으로 활용될 수 있습니다[59]. 기계적 박리는 고품질 결정질 2D 구조를 모재료로부터 분리해내지만, 대면적 2D 나노박막 합성에는 이미 실패했습니다. 유사하게, 액상 박리는 저비용 대량 생산에 적합하지만 품질 관리와 크기 균일성이 주요 과제입니다[58]. 반면, 기상 증착 기술을 통한 2D 박막의 직접 성장은 고품질 웨이퍼 스케일 2D 나노박막을 정밀한 치수 제어하에 제작하는 가장 신뢰성 있고 적용 가능한 합성법 중 하나로 밝혀졌습니다. 예를 들어 CVD와 ALD는 나노구조 2D 반도체 및 헤테로구조의 대면적 제작에 뚜렷한 기술적 이점을 제공하는 두 가지 주요 기상 증착 기술입니다[60, 61]. CVD 및 ALD 공정에서 성장 매개변수를 세심하게 조작함으로써 두께, 화학적 조성, 결정성, 도핑 원소 비율, 구조적 결함 등을 정밀하게 제어할 수 있습니다. 또한 기존 2D 박막 합성법 외에도 몇 년 전부터 새로운 2D 소재 공급원이 등장했습니다. 예를 들어 액체 금속의 표면 산화막은 액체 합금의 물리화학적 특성에서 기인하는 전례 없는 특성을 가진 고품질 천연 2D 나노박막의 독특한 공급원입니다[61].

따라서 본 리뷰는 ALD 및 CVD 기술과 액체 금속의 2D 천연 표면 산화막 vdW 박리에 초점을 맞춰 2D 나노소재의 새로운 합성법에 대한 최신 연구 결과를 논의합니다. 기상 증착 기술에서 2D 소재의 성장 메커니즘을 설명하고, 2D 기반 반도체 소재의 제작 및 증착における 주요 과제와 기회도 논의합니다. 또한 최근 개발된 액체 금속의 2D 천연 표면 산화막 vdW 박리 기술을 소개합니다. 마지막으로 초박막 2D 기반 소자의 전자적 및 광전자적 특성을 포함한 최첨단 기능성 응용을 상세히 제시하고 특성화합니다.

기상 증착 기술로 합성된 2D 나노소재

2D 반도체 소재 분야 연구자들의 주요 초점은 2D 나노구조의 합성 및 후속 특성화에 있습니다. 이 나노구조는 원자 및 얇은 두께를 가진 광범위한 무기, 유기, 고분자 소재에 속합니다. 합성 전략은 일반적으로 '탑다운(top-down)'과 '바텀업(bottom-up)' 두 가지 주요 접근법을 따릅니다. 따라서 제어된 구조와 물리화학적 특성을 가진 2D 반도체 개발은 오늘날의 상용 반도체 기술보다 훨씬 높은 수준에서 다양한 응용 분야에 새로운 가능성을 열어주는 핵심 역할을 합니다. 그럼에도 불구하고 지난 몇 년간 2D 반도체 분야에서 상당한 노력과 독창적 과학적 발견이 있었음에도, 대부분 단순 박리 기술을 사용한 실험실 수준에 머물러 산업적 응용에는 사용할 수 없습니다. 대안 중 하나는 층상 소재와 층상 공유 결합 유기 골격(COF)의 박리 및 vdW 박리를 포함하는 탑다운 방법이나, 이는 극도로 낮은 수율과 고체화 시 시트 재적층이라는 병목 현상이 있습니다. 다른 대안은 무기, 유기 또는 고분자 전구체를 2D 방식으로 이방성 조립하는 바텀업 접근법입니다. 2D 나노소재 제작에 일정한 성공이 있었지만, 전기화학적 에너지 저장 및 변환에서 다양한 기능을 가진 합리적으로 설계된 2D 나노시트에 대한 심층 연구는 여전히 초기 단계입니다. 따라서 맞춤형 두께, 높은 비표면적, 우수한 전도성, 기계적 유연성을 가진 2D 나노소재의 독창성을 충분히 탐구하여 다양한 응용에서 이온 확산과 전자 수송을 가속화하는 것이 시급히 요구됩니다. 다음 섹션에서는 지난 몇 년간 성과에 초점을 맞춰 2D 소재의 두 가지 주요 증착 기술인 CVD와 ALD의 기초를 개관합니다.

2D 나노구조의 CVD

초박막 박막의 기상 직접 성장은 초정밀 치수 사양을 가진 고품질 박막 증착에 가장 신뢰성 있고 적용 가능한 합성법 중 하나입니다[62]. 다양한 방법 중 CVD는 여러 다른 기판 위에 초박막 2D 박막을 성장시키는 최초의 잘 알려진 성공적 기술입니다. CVD는 고품질 대면적 2D 박막 성장에 확장 가능하고 제어 가능한 접근법을 제공합니다[63]. CVD를 2D 나노소재의 제어 가능한 증착에 신뢰성 있는 기술로 만드는 몇 가지 뚜렷한 사양이 있습니다. 이 방법은 기판 표면에서 기체 상태의 전구체들이 단계별로 반응하는 것에 기반합니다. CVD 반응은 몇 원자 층 두께의 고체 박막 성장을 동반합니다. 따라서 2D 나노소재의 특성은 계면 특성, 기판의 기하학적 특성, 고체 박막의 구조상에 크게 의존하며, 이는 CVD 성장 매개변수의 정밀한 조정을 통해 신중하게 조절될 수 있습니다. 일반적인 CVD 성장 메커니즘을 이해하기 위해서는 온도, 압력, 기판, 전구체 등의 CVD 매개변수가 표면에서 물질 이동, 열 이동, 계면 반응에 어떻게 영향을 미치는지 파악해야 합니다. 이를 위해 공정 중 주요 증착 매개변수를 제어하는 잘 설계된 레시피가 개발되어야 합니다[64]. 또한 2D 나노박막의 도핑 수준 제어가 가능하며, 이는 특정 특성을 가진 반도체 나노구조 설계에 필수적인 능력입니다[64]. 예를 들어 CVD 공정 중 칼코게나이드 및 금속 공공 수준을 제어할 수 있습니다. 다음 CVD 공정의 핵심 매개변수는 구조상, 형태, 계면 반응에 크게 의존합니다.

온도

온도는 CVD 박막 성장 중 전구체 화학 반응 속도, 캐리어 가스 유속, 최종적으로 CVD 박막 성장 속도 등 여러 상호연관된 요소에 직접 영향을 미치는 주요 기본 매개변수입니다[64]. 일반적으로 높은 CVD 온도는 고품질 2D CVD 박막 증착을 보장합니다. 그러나 극도로 높은 온도는 단점도 있습니다. 구체적으로 높은 농도 기울기를 생성하여 시스템 내 불안정한 물질 흐름과 이동을 유발할 수 있습니다[64]. 또한 챔버 내 성분 포화 압력에 직접 영향을 미쳐 박막 성장 속도를 변화시킵니다. 온도와 압력의 복합 효과는 2D TMDC 박막 CVD 증착 시 관찰됩니다. 이 유형의 2D 나노구조에서 시스템 내 황과 셀레늄 원소 농도는 2D 박막의 최종 조성을 결정하는 데 매우 중요합니다. 예를 들어 높은 가스 압력과 농도는 2D TMDC(MoS₂, WS₂ 등)의 제어 가능한 합성을 가능하게 합니다. 일반적으로 충분한 압력을 동반한 높은 CVD 온도는 열역학적으로 활성화된 증착 메커니즘을 촉진하는 반면, 낮은 CVD 온도는 보통 동력학적 성장 공정으로 이어집니다[64, 65]. 제어된 성장 메커니즘은 결국 2D TMDC의 제어된 성장을 가져와 특성과 기본 층수 조절 능력을 제공합니다.

압력

CVD는 가변 압력 증착 기술로도 알려져 있으며, 공정 압력을 대기압에서 수 밀리미터 수준까지 변경할 수 있습니다. 제어 가능한 CVD 공정에 가장 유리한 조건은 낮은 농도와 높은 속도의 물질 공급에서 달성됩니다. 이 점에서 저압은 TMDC 2D 나노구조의 웨이퍼 스케일 증착에서 초박막 2D 나노구조의 균일한 성장에 항상 더 신뢰할 수 있습니다[66, 67]. 성분의 분압도 2D TMDC 박막의 균일한 층별 성장에 직접 영향을 미칠 수 있습니다. 따라서 CVD 기술로 2D MoS₂ 박막을 성장시키는 것은 가장 유명한 예 중 하나로, 저압에서 초기 증착된 박막의 결정립계에서만 두 번째 기본 층의 성장이 개시될 수 있습니다.

기판

기판의 성질은 2D 박막 및 헤테로구조 성장에 근본적인 영향을 미칩니다. 예를 들어 금속 기판, Si, SiO₂, 운모, 폴리이미드는 CVD 2D 박막 증착에 가장 일반적으로 사용되는 기판입니다[68, 69]. 기판이 2D 박막 성장 메커니즘에서 수행하는 역할은 결정성, 결정립 배향, 미세구조, 특성을 결정합니다. 구체적으로 금, 니켈, 구리, 은 기판 위에 증착된 2D 금속 산화물 박막은 촉매 활성 특성을 보였습니다[70-72]. 일반적으로 금속 기판의 경우, 금속 기판과 증착된 TMDC 박막 간의 면 의존적 결합 에너지에 따라 특정 결정 방향으로 2D 박막의 선택적 성장이 기술적으로 의존합니다[73]. 이는 또한 성장 나노구조의 형태에 직접 영향을 미칩니다. Au 박막 위에 증착된 2D 금속 산화물의 경우, Au와 산소(O), Au와 금속 산화물 박금속 성분(M) 간의 결합 에너지가 Au와 금속 산화물 박막 사이의 헤테로 인터페이스에서 화학 결합 구조를 결정합니다[73]. Au와 산화물 박막의 금속 원자 간 우선적 결합이 예측되며, 대부분 Au-M-O 인터페이스 형성을 초래합니다[74-76]. Au 또는 다른 금속 기판과 증착된 산화물 박막 간의 강한 상호작용은 금속 기판의 결정 구조로부터 2D 산화물의 적응적 성장을 가능하게 합니다[77-79]. 즉, 첫 번째 금속 산화물 단일층의 성장 패턴이 금속 기판의 결정 패턴을 따릅니다. 예를 들어 Au는 면심입방(fcc) 결정 구조를 가지며, Au 기판 표면의 결정 방향이 2D 금속 산화물 박막의 결정 배향을 결정합니다. 주목할 만한 점은 비재구성 Au(111)는 육방 격자로 구성되는 반면, 재구성된 Au(111) 면은 복잡한 구조를 보입니다[80, 81]. 다양한 산화물 박막이 Au 기판 위에 증착될 때 헤링본 재구성이 강한 상호작용으로 인해 해제되는 것이 관찰되었습니다. TiOₓ, VOₓ, CoO, MoO₃, MgO, ZnO, WOₓ 등 여러 2D 금속 산화물이 Au 기판 위에 성장되었습니다[82]. 유명한 촉매 예로는 Au(111) 기판 표면에 성장된 2D TiO₂가 있습니다[83]. Ti 원자가 Au 격자의 삼중 공극을 차지하고 O 원자가 Ti 원자의 브리지 위치에 위치하여 Ti₂O₃ 화학양론의 벌집 구조가 형성되는 것이 제안되었습니다(그림 3a). 또한 M-O 격자가 Au(111) 표면 위에 중첩되어 모아레 패턴을 형성하고, TiO 화학양론의 핀휠 구조가 성장하는 또 다른 성장 메커니즘이 있습니다(그림 3b, c)[83]. 육방 모아레 패턴 성장은 Au(111) 기판 위에서 TiO, FeO[84], CoO[85], ZnO[86] 초박막 박막 CVD 시 일반적으로 관찰되었습니다.

MoS₂는 2D TMDC 계열의 대표적 소재로, 벌크 1.29 eV와 단일층 1.90 eV의 비교적 작은 밴드갭을 가져 모든 TMDC 중 가장 유리한 나노소재 중 하나로 여겨져 왔습니다[40, 87, 88]. 이전에는 단결정 MoS₂ 2D 박막만 모재료 벌크에서 기계적으로 박리할 수 있었습니다. 직접 밴드갭 반도체인 단일층 MoS₂는 고전적 트랜지스터의 이론적 한계인 60 mV dec⁻¹보다 더 날카로운 턴온을 특징으로 하는 밴드간 터널 전계효과 트랜지스터(FET) 구현의 흥미로운 가능성을 제공하며, 결과적으로 더 작은 전력 소산을 가능하게 합니다. 이 특성은 간접 밴드갭 반도체인 실리콘에서는 음향자 및 재결합 중심이 필요하기 때문에 달성하기 어려웠습니다[87]. 2D MoS₂ 나노결정의 흥미로운 최근 응용 중 하나는 단일층 MoS₂ 나노시트 기반 트랜지스터[87]와 광트랜지스터[40]입니다. 또한 수정된 CVD 기술(금속유기 CVD(MOCVD), 저압 CVD(LPCVD), 유도 결합 플라즈마 CVD(ICP-CVD) 등) 또는 다른 기술과 결합된 혁신적 방법을 통해 2D 박막의 성공적인 대면적 증착이 달성되었습니다. CVD는 2D TMDC 박막의 웨이퍼 스케일 증착 능력으로도 잘 알려져 있습니다. 그림 4는 4인치 웨이퍼 위에 초박막 2D MoS₂와 WS₂ 박막을 대면적으로 증착한 흥미로운 예 중 하나를 보여줍니다[88]. 이 CVD 공정에서 Mo(CO)₆, W(CO)₆, (C₂H₅)₂S가 MOCVD 기술의 전구체로, H₂/Ar이 캐리어 가스로 사용되었습니다(그림 4a, b)[88]. 포토리소그래피 기술을 사용하여 동일한 백게이트 기판 위에 2D MoS₂ 박막 기반 고성능 FET 유닛 8,100개가 제작되었습니다(그림 4c). 두 번째 구성에서는 외부 SiO₂ 유전체 박막을 2D MoS₂ 박막 위에 증착하여 FET 기기를 제작했습니다(그림 4d). 트랜지스터의 전기적 측정은 웨이퍼의 서로 다른 부분에서 선택된 FET의 일관된 성능을 확인시켜, 2D MoS₂와 WS₂ 박막 CVD 공정 중 균일하고 규칙적인 성장 조건이었음을 입증했습니다(그림 4f).

CVD는 다양한 2D 헤테로구조 제작을 위한 다재다능한 기술로도 자리잡았습니다[89]. 예를 들어 CVD는 측면(lateral) 및 수직(vertical) 구성 모두의 성공적 증착에 사용되었습니다. 측면 방식에서는 2D 나노박막이 원자 수준에서 결합되는 반면, 수직 구조에서는 층간 상호작용 힘이 vdW 성질을 가집니다. 따라서 측면 2D 헤테로구조에서는 2D 헤테로 인터페이스 개발을 위해 엄격한 격자 매칭이 매우 필요하며, MoS₂/WS₂ 헤테로구조에서 보고된 바 있습니다[89]. 황, 삼산화몰리브덴, 텅스텐 전구체를 CVD 공정 중 사용할 때 원스텝 단순 증착으로 MoS₂/WS₂ 측면 2D 헤테로구조가 확립되었습니다(그림 5a, b)[89]. 개발된 2D 박막은 동일한 결정 배향을 공유하는 원자 평면을 가진 예리한 원자 헤테로 인터페이스를 가졌으며(그림 5c), 최종 형태는 MoS₂가 안쪽에 WS₂가 바깥쪽에 있는 삼각형 코어-쉘 형태였습니다(그림 5d). 라만 특성화 연구는 수직 및 측면 2D 박막 제작을 모두 확인했습니다(그림 5f). 2D WS₂와 MoS₂ 박막 간 p-n 헤테로접합 개발은 2D 헤테로구조 박막의 광전효과를 강화하여 강한 광발광 현상이 감지되었습니다(그림 5e, g)[89]. WS₂와 MoS₂ 2D 박막과 유사한 격자 구조 및 동일한 결정 배향을 가진 꽤 예리한 인터페이스가 특성화되었습니다. 또한 다른 보고에서 CVD를 사용하여 1H MoS₂/1T' MoTe₂ 측면 헤테로 인터페이스를 개발했는데, 두 구성요소는 상대적으로 큰 격자 불일치를 가졌습니다[90]. 2D WSe₂/MoSe₂[91] 및 MoS₂/WS₂[92] 등 큰 격자 불일치를 가진 2D TMDC 박막 간 헤테로 인터페이스 개발을 입증한 여러 다른 사례가 있어, CVD 방법이 반도체/반도체 측면 2D 헤테로구조 증착 능력을 입증합니다. 따라서 현대 CVD 기술이 유기 및 고분자 플렉시블 기판, 절연체, 그래핀 기판 위 2D 소재 증착에 다재다능한 능력을 입증했음을 결론지을 수 있습니다. 표 1은 CVD 기술로 웨이퍼 스케일에서 제작된 2D TMDC 및 헤테로구조의 최신 성과를 요약합니다[93].

일반적으로 CVD로 제작된 2D 나노소재 및 헤테로구조의 안정성은 꽤 높지만, 대부분의 발표된 연구에서 이러한 나노구조의 장기 안정성에 대한 정보는 다소 제한적입니다. CVD 성장 TMDC 기반 전자 및 광전자 기기의 장기 성능과 안정성은 나노소재 내 인터페이스, 결함, 결정립계에 크게 영향을 받으며, 이들은 캐리어 산란 중심 역할을 하여 소자 캐리어 이동도를 감소시킵니다. 따라서 깨끗한 표면, 고품질, 웨이퍼 스케일 도메인 크기를 가진 2D 화합물 소재 제조가 미래 나노 및 광전자공학의 바람직한 목표가 되어야 합니다. 또한 여전히 많은 다른 2D 화합물 소재가 잘 연구되지 않았거나 성공적으로 성장하지 못했으며, 결과적으로 더 흥미로운 발견들이 기다리고 있습니다.

2D 나노구조의 ALD

CVD의 변형인 ALD는 두께 제어된 2D 반도체 및 샌드위치 헤테로구조 제작을 위한 다양한 전략을 구현할 수 있습니다. ALD는 약 45년 전에 처음 개발되었지만, 21세기 초 다양한 전구체 개발과 큰 이점 덕분에 인기를 얻기 시작했습니다[94]. 지난 10년간 산화물, 황화물, 셀레나이드, 텔루라이드, 질화물, 금속 등 다양한 소재 제작에 사용되었습니다[95]. 핵심 요구사항은 적절한 분자 전구체가 자기제한적 반응을 거쳐야 한다는 점으로, ALD와 다른 기상 증착법의 주된 차이는 매 전구체 노출 후 자기포화 표면 단일층이 형성된다는 사실입니다. 최신 ALD 화학 개발에 대한 완전한 설명은 최근 리뷰에서 찾을 수 있습니다[94-96]. 지금까지 ALD는 마이크로전자공학[97], 촉매[98], 광전지[99], 센서[100] 등 다양한 분야에 구현되었습니다. 불행히도 2D 반도체 및 2D 샌드위치 나노구조 합성을 위한 ALD 구현은 다소 제한적입니다.

증착 기술로서 ALD는 박막 적합 박막을 제어 가능한 속도로 형성하기 위한 일련의 자기제한적 표면 포화 반응으로 구성됩니다. ALD의 모든 명백한 이점에도 불구하고, 이 신기술이 다양한 2D 나노구조 제작에 아직 완전히 활용되지 못하고 있음을 인정해야 합니다. 신뢰할 수 있는 레시피와 전구체 부족, 증착을 위한 특정 ALD 온도 윈도우 등이 그 타당한 이유입니다. 반면, 최근 ALD의 이점이 다른 증착 기술의 기존 능력을 훨씬 능가한다는 보고가 있었습니다[101]. 구체적으로 ALD는 웨이퍼 스케일에서 결함 없는 적합 2D 나노박막 및 헤테로구조를 옹스트롬 단위 정밀도로 두께 제어하며 제작할 수 있는 유일한 기술입니다[102]. 이와 관련하여 최첨단 나노스케일 ALD 인터페이싱과 2D 나노소재 분자 공학은 핵심 도핑을 위한 초박막 채널 제공, 계면 불순물 밀도 최소화, 기기 능력 최적화 등을 통해 완전히 새로운 가능성을 열 수 있습니다. 또한 ALD 제작 기술은 2D 나노구조 설계를 헤테로접합 및 헤테로구조[103-105], 무기-무기[106], 유기-유기, 무기-유기 나노소재[107] 기반 하이브리드 SE로 전환할 수 있게 합니다. 그림 6은 ALD에 대한 관심 증가와 다양한 증착 기술로 개발된 2D 나노구조의 증착 속도 및 특성 비교를 보여줍니다[94].

2D 금속 칼코게나이드 박막의 ALD

층상 TMDC는 금속 층이 두 개의 개별 주변 칼코게나이드 원자와 공유 결합된 샌드위치 구조로 구성되어, ALD 기술의 층별 증착 메커니즘이 층상 2D TMDC 나노구조 제작에 유리합니다. 이진, 삼진, 도핑된 칼코게나이드를 포함한 다양한 2D TMDC 박막 중 20종 미만만 ALD 법으로 증착 가능합니다. 첫 MoS₂ 나노박막은 2015년 ALD로 제작되었습니다. 초기에는 ALD 기술 매개변수 조절로 MoS₂ 층수가 제어되었습니다[106, 108-110]. 이후 ALD를 이용한 TMDC 단일층 합성이 보고되었습니다[111-114]. 전형적인 ALD 반쪽 반응 기반의 MoS₂ 단일층 박막 자기제한 층 합성(SLS)도 촉진되었습니다[115, 116]. 여기서는 안정적인 2D 금속 디칼코게나이드 박막 ALD의 몇 가지 실용적 사례를 표 2에 요약했습니다[94].

최초 2D MoS₂ 증착 연구는 ALD 증착된 MoOₓ 소수층 박막의 황화에 기반했습니다. MoOₓ 박막과 S 기체 간 600°C에서 10분 상호작용 후 z축을 따라 S-Mo-S 원자 배열이 달성되었습니다[117]. ALD 증착 박막의 형태, 균일성, 결정성, 핵생성, 품질은 최종 MoS₂ 박막의 특성과 특성에 직접적 영향을 미칩니다[117-121]. 이 예에서 다단계 어닐링 공정 매개변수는 Mo의 순차적 환원과 S 원자 도입을 촉진하여 MoS₂ 박막 형성을 정밀하게 제어해야 합니다. 또한 다단계 반응은 커버리지 제어와 고온 후처리에서 결정질 MoS₂에서 2H-상으로 상전이하는 것을 허용했습니다. 첫 웨이퍼 스케일 MoS₂ CVD는 2014년 2인치 사파이어 기판에서 MoCl₅와 H₂S를 전구체로 300°C ALD 시스템에서 보고되었습니다[121]. 균일한 MoS₂ 박막 성장 정착과 아일랜드 성장 방지를 위해 10번의 순차적 ALD 사이클이 필요했습니다. 800°C에서 ALD MoS₂ 박막 후속 어닐링은 웨이퍼 기판에서 두께 균일성 손실을 대가로 MoS₂ 결정성을 향상시켰습니다. 따라서 고온 후처리 공정으로 인한 균일성 부족을 보상하기 위해 더 많은 ALD 사이클(20 사이클)을 수행했습니다. ALD 윈도우를 고려할 때, 350-450°C 범위 내 ALD 공정은 0.87 Å/사이클 성장 속도로 더 높은 품질의 황화물 층을 허용하는 것으로 밝혀졌습니다[122]. 또한 증착된 MoS₂ 박막을 H₂S 또는 황 기체에서 후속 어닐링하면 2D MoSₓ 박막의 화학양론을 개선할 수 있음이 입증되었습니다[123].

ALD 기술을 통한 2D MoS₂ 박막 증착은 다른 전구체 사용으로도 달성 가능합니다. MoS₂ 2D 박막 증착을 위한 다른 주요 전구체로는 Mo(CO)₆, H₂S, 디메틸 디설파이드 화합물이 있습니다. 이 전구체에 적합한 ALD 윈도우는 155-170°C 범위입니다. ALD 사이클 중 질량 증가를 모니터링한 결과, Mo 소스의 다중 펄스가 포화에 도달하는 데 필요한 반면, 단일 H₂S 주입만으로 반응 포화와 최적 조건에서 2.5 Å/사이클 성장 속도 달성이 충분함이 밝혀졌습니다[124]. 플라즈마 강화 원자층 증착(PE-ALD)도 다양한 기판 위에 초박막 h-MoS₂ 박막 증착에 성공적으로 사용될 수 있습니다. 2D MoS₂ 박막 증착을 위한 ALD 윈도우(175-200°C)에서 0.5 Å/사이클 성장 속도가 관찰되었습니다. 낮은 ALD 윈도우(60-120°C)는 비정질 2D MoS₂ 박막 증착을 유발했습니다. 특히 100°C ALD에서 Si 웨이퍼 위에 연속적인 비정질 MoS₂ 층 형성이 가능했습니다. 증착된 ALD 박막의 결정성 향상을 위해 후속 급속 열처리(RTA) 900°C 처리로 결정질 육방 MoS₂ 층 형성이 유도되었습니다[125, 126]. 2D MoS₂ 박막 증착을 위한 또 다른 레시피는 테트라키스(디메틸아미도) 몰리브데넘(Mo(NMe₂)₄)으로, H₂S 또는 대안적으로 1,2-에탄디티올(HS(CH₂)₂SH)과 반응하여 2D MoS₂ 박막을 증착합니다. 이 레시피에서 MoS₂ 박막 ALD는 Mo(NMe₂)₄가 120°C 이상에서 분해되므로 더 낮은 온도(T < 120°C)에서 일어납니다. 증착된 2D 박막은 이 기술에서 비정질이었습니다. 따라서 후속 어닐링으로 2D MoS₂ 박막을 결정화했습니다. 질량 분광 분석 결과, MoS₂ 박막 ALD 증착 메커니즘은 황 기체와 Mo 전구체 상호작용 후 기판 표면에서 잔여 NMe₂ 리간드 제거에 기반함이 밝혀졌습니다. 낮은 ALD 온도 사용으로 고분자 기판 위 2D 박막 증착이 가능함이 입증되었습니다.

2D WS₂는 WF₆와 H₂S를 전구체로 300°C에서 ALD 증착된 또 다른 층상 디칼코게나이드 예입니다[127]. ALD 기술을 통한 WS₂ 박막 증착 개시를 위해 Zn 기반 촉매가 필요합니다. 디에틸아연(DEZ)과 H₂S가 다양한 기판 위에서 WS₂ 박막의 빠른 핵생성을 돕기 위해 사용되었습니다[128]. Zn은 WF₆의 환원제로 작용하여 기판 표면에서 WF₆ 흡착을 촉진합니다. 초기 1.0 Å/사이클 성장 속도가 기록되었으며, 이는 50 ALD 사이클 후 감소했습니다. 단일층 ZnS 박막 증착도 결정 구조를 가진 WS₂ 박막 성장을 촉진하는 것으로 밝혀졌습니다[129, 130].

WSe₂는 ALD로 제작된 또 다른 TMDC 2D 박막입니다[124]. 이 보고에서 WCl₆와 디에틸 셀레나이드(DESe)를 사용한 더 높은 ALD 온도 600-800°C에서 자기제한적 접근법이 사용되었고, ALD 공정 온도에 따른 박막 두께 의존성이 관찰되었습니다[131]. Si/SiO₂ 웨이퍼(8 cm²) 위에서 600°C, 700°C, 800°C에서 각각 5, 3, 1개의 결정화된 WSe₂ 층이 증착되었습니다. 100 ALD 사이클 후 WSe₂ 성장은 포화로 인해 중단되었습니다. 소수층 및 단일층으로 증착된 WSe₂ 박막은 벌집 구조로 결정화되었습니다. 동일한 박막이 FET에서 p형 반도체로 사용되어 ALD 증착 WSe₂ 박막의 전자 소자 응용 능력을 보였습니다. 또 다른 병렬 시도에서 390°C에서 Si/SiO₂ 기판 위 연속 WSe₂ 박막의 열적 ALD가 성공적으로 수행되었습니다[132]. WCl₅와 H₂Se를 사용하여 높은 균일성과 우수한 결정 구조를 가진 박막을 증착했습니다. ALD WSe₂ 박막의 품질과 결정성은 기계적 박리 및 CVD WSe₂ 박막과 꽤 호환되었습니다[132].

SnSₓ 2D 계열은 지난 몇 년간 광범위하게 연구된 다른 유형의 2D 소재입니다. 최초 증착된 SnS 박막은 주석(II) 2,4-펜탄디오네이트(Sn(acac)₂) 전구체를 Sn 소스로, H₂S를 황 소스로 사용하여 보고되었으며, 125-225°C ALD 윈도우에서 0.23 Å/사이클 성장 속도를 달성했습니다[133]. SnS 박막 ALD를 위한 다른 전구체로는 비스(N,N'-디이소프로필아세타미디네이트) 주석(II)(Sn(amd)₂)과 N₂,N₃-디-tert-부틸부테인-2,3-디아민 주석(II)이 있으며, 이들은 ALD 중 H₂S 기체와 반응합니다[133]. 이 레시피는 200°C 미만 ALD 온도에서 결정질 SnS 박막 증착을 가능하게 했습니다.

2D SnS₂와 SnSₓ 박막은 Sn 원자를 포함한 전구체 사용으로 증착됩니다[134]. 테트라키스(디메틸아미노) 주석(TDMASn)[135, 136]과 주석 아세테이트(Sn(OAc)₄)[137]가 Sn(IV) 금속 전구체로 SnS₂ 박막 ALD에 사용되었습니다. 다결정 육방 SnS₂ 박막이 140-150°C 온도 범위에서 0.64-0.8 Å/사이클 성장 속도로 증착되었습니다[134]. 160°C 이상 ALD 온도 증가는 얇은 단일황화물 박막 개발로 이어졌습니다. 그러나 증착된 박막은 항상 혼합 SnS와 SnS₂ 화합물 조합을 포함합니다. 박막 결정성은 300°C H₂S 기체에서 후처리 어닐링으로 여전히 개선 가능합니다. 예를 들어, 300°C H₂ 분위기에서 후처리 어닐링 후 0.6 nm 층간 간격을 가진 단일 상 정방정계 2D SnS₂ 박막 형성이 보고되었습니다. SnS₂ 박막 ALD 증착을 위한 또 다른 전구체는 Sn(OAc)₄로, 150°C ALD 온도에서 ALD 반응 시 비정질 화학양론 SnS₂ 박막에 대해 0.17 Å/사이클 성장 속도를 보였습니다. 일반적으로 Sn 전구체와 H₂S 기체를 사용한 소수층 SnSₓ 박막 ALD 증착에서, SnSₓ ALD 구조의 화학적 조성, 구조, 화학양론은 증착 조건과 후처리 처리에 따라 조절될 수 있습니다[137].

ALD의 주요 능력 중 하나는 2D 헤테로구조 TMDC의 웨이퍼 스케일 증착으로, 이는 vdW 헤테로구조 제작을 위한 추가 기회를 엽니다. 2D 헤테로구조 박막 증착을 위한 기술적 과제는 증착의 주요 관심사입니다. 대부분의 2D 소재 기저면은 댕글링 본드 부재로 불활성이므로, 첫 번째 층 위에서 두 번째 2D 박막 계열의 핵생성은 상당히 어렵습니다. 따라서 2D 박막 표면에서 전구체의 초기 흡착을 가능하게 하고 기판 위에서 두 번째 2D 박막 성장을 촉진해야 합니다. 그러한 예 중 하나는 SbCl₃와 (Me₃Si)₂Te를 전구체로 사용하여 그래핀 표면 위 Sb₂Te₃ 박막 ALD 증착입니다[138]. 이 ALD 공정에서 (Me₃Si)₂Te가 처음에 그래핀 위에 물리적으로 흡착되었습니다. 그래핀 기판과 평행한 결정면을 가진 ~24.0nm 두께 결정질 Sb₂Te₃ 층에 대해 70°C의 성공적인 저증착 온도가 최종 달성되었습니다. 고해상도 투과전자현미경(HRTEM) 이미지에서 그래핀과 Sb₂Te₃ 박막 사이에 예리한 헤테로 인터페이스가 형성된 것이 묘사되었습니다(그림 7a)[138].

또 다른 시도에서 2D 헤테로구조 Sb₂Te₃/Bi₂Te₃ 금속 칼코게나이드 박막이 Si/SiO₂ 웨이퍼 위 ALD 공정으로 증착되었습니다. 여기서는 비스무스 텔루라이드가 165-170°C에서 ALD 기술로 실리콘 웨이퍼 위에 증착되도록 선택되었는데, 이는 Sb₂Te₃보다 Si를 더 잘 커버하기 때문입니다. Bi₂Te₃의 낮은 ALD 온도(65-70°C)를 고려할 때, ALD 챔버 내 초기 긴 SbCl₃ 펄스가 Bi₂Te₃ 표면을 포화시키고 다음 증착 단계를 위한 표면 반응을 완료하는 유능한 전략으로 채택되었습니다[139]. 이 접근법은 또한 높은 결정성을 가진 Bi₂Te₃/Sb₂Te₃ 세 적층 층 증착을 촉진했습니다. 또 다른 예는 390°C ALD 온도에서 WS₂와 SnS ALD를 번갈아 수행하여 Si/SiO₂ 기판 위 다중 WS₂/SnS 층상 반도체 헤테로접합 성장입니다[140]. 적층 2D WS₂/SnS는 결정 구조 차이와 WS₂와 SnS 간 격자 불일치에서 기인한 c축 사이 15° 배향 각을 가집니다(그림 7b, c)[133]. WS₂/SnS 헤테로인터페이스의 이 정렬되지 않은 결정 특성은 SnS 박막에서 정공 이동도의 눈에 띄는 감소 원인입니다[140]. 일반적으로 ALD 기술은 더 많은 2D TMDC 박막 증착을 가능하게 하기 위해 지속적인 진전을 겪고 있습니다. 그러나 여전히 다양한 기판 위 2D TMDC 박막 증착을 위한 적절한 ALD 레시피 개발과 2D TMDC 기반 나노전자 기기 개발을 위한 수많은 연구 기회가 남아 있습니다.

초박막 산화물 박막의 ALD

수 나노미터 두께의 금속 산화물 박막은 2D 박막의 몇 층에 할당될 수 있을 때 2D 나노구조로 간주될 수 있습니다. 이 맥락에서 2D 산화물 특성의 특성화와 실용적 응용 탐구는 소자 소형화의 점진적 발전과 함께 가치 있는 기술 지식으로 간주됩니다. 또한 현대 기술은 초박막 금속 산화물 나노구조를 최첨단 나노소자의 주요 구성요소로 활용합니다. 따라서 고체 산화물 연료전지, 촉매 박막, 부식 보호층, 화학 센서, 스핀트로닉 소자, 자외선 및 가시광 센서 등 초박막 2D 반도체 및 절연체에 대한 유망한 응용이 기대됩니다. 금속 산화물 반도체 전계효과 트랜지스터(MOSFET) 및 기타 새로운 나노전자 기기는 근본적으로 금속 산화물의 초박막 균일 박막에 의존합니다. 상보적 금속 산화물 반도체(CMOS) 센서는 초박막 금속 산화물 박막 증착을 기반으로 기술적으로 개발되어 이미지 및 광센서부터 저에너지 반도체 기기의 FET 트랜지스터까지 다양한 응용을 열었습니다. 태양전지, 플라즈모닉 소자, 데이터 저장 응용, 생체적합성 및 바이오센싱 특성, 슈퍼커패시턴스 특성, 전기화학적 센싱 등은 최근 발표되고 발견된 2D 산화물 반도체 응용 중 일부입니다. 따라서 2D 금속 산화물 반도체 박막 ALD 증착은 첨단 제작 기술로 간주됩니다. 또한 2D 박막의 구조적 안정성과 분자 무결성이 쉽게 악화될 수 있다는 사실을 고려할 때 극도로 달성하기 어려운 목표이기도 합니다. 따라서 이러한 2D 산화물 나노구조를 편리한 기판 위에 다재다능하고 적합하게 증착하는 것이 주요 과제 중 하나입니다[94]. 다음 섹션은 특별히 금속 산화물 소재 ALD에 초점을 맞추며, 몰리브덴, 티타늄, 알루미늄, 텅스텐 산화물 2D 박막에 특별한 주의를 기울입니다.

MoO₃

나노구조 삼산화몰리브덴(MoO₃)의 구별되는 특성은 촉매, 전기, 광학 응용을 위한 훌륭한 후보로 만듭니다. MoO₃ 반도체와 금속 기판 사이 헤테로인터페이스에서 기원하는 몇 가지 유망한 기능성도 있습니다. 비스(tert-부틸이미도) 비스(디메틸아미도) 몰리브데넘((tBuN)₂(NMe₂)₂Mo)은 좋은 휘발성과 열안정성을 제공하므로 MoO₃ 증착 전구체 중 하나입니다[141]. O₂ 플라즈마와 ((tBuN)₂(NMe₂)₂Mo) 전구체를 사용한 몰리브덴 산화물 PEALD 윈도우는 50-350°C 범위입니다. 250°C 이하 온도에서 증착된 박막은 보통 비정질이므로, 비정질에서 결정질로 상전이를 경험하기 위해 후처리 어닐링 공정이 필요합니다. 증착된 박막은 아화학양론적이지만, 플라즈마 매개변수 조절로 화학양론을 조정할 수 있습니다. MoO₃ 초박막 박막 ALD를 위한 다른 전구체는 Mo(CO)₆로, 대부분 O₂ 플라즈마를 통해 152-172°C 좁은 ALD 윈도우에서 MoO₃ 박막 저온 PE-ALD를 촉진합니다[141]. 결과 MoO₃ 박막은 0.75 Å/사이클 성장 속도로 증착되었습니다. 증착된 박막은 기판과 MoO₃ 박막 사이 헤테로인터페이스에서 산소 결핍과 함께 비정질임이 밝혀졌습니다. 결정 구조 달성을 위해 500-600°C 이상 후처리 어닐링이 필요합니다. 또 다른 전략에서는 300mm Si/SiO₂ 웨이퍼 위 ALD MoO₃ 박막 표면에 오존 플라즈마가 사용되었습니다[141]. Mo 박막은 200°C에서 Si₂H₆와 MoF₆ 전구체로 제작되었습니다. 4인치 Au 위 Si/SiO₂ 웨이퍼 위 초박막 MoO₃ 박막 웨이퍼 스케일 증착이 보고되었는데, C₁₂H₃₀N₄Mo를 몰리브덴 전구체로, O₂ 플라즈마를 산소 소스로 사용하여 150°C와 250°C 두 ALD 온도에서 공정이 진행되었습니다[141]. 공정에는 O₂ 플라즈마에 의한 맨 Au 표면 사전 노출이 포함되어 Au 표면에서 OH 결합 형성을 돕습니다. 이어서 Au 표면 활성 부위와 표면 OH 기에 의한 C₁₂H₃₀N₄Mo 분자의 화학흡착이 리간드 교환을 유도했습니다. 후속 O₂ 플라즈마가 산화 공정을 완료하고 초박막 단일층 MoO₃ 박막 성장을 마무리했습니다(그림 8). 산화 공정 완료 후 Mo-O-Mo 결합 형성이 예상됩니다. 최종적으로 4.6nm 두께 MoO₃ 박막이 웨이퍼 기판 위에 증착되었습니다. 이 기술에서 ALD 온도가 150°C에서 250°C로 증가함에 따라 성장 속도가 0.78 Å/사이클에서 1.21 Å/사이클로 측정되었습니다[141].

WO₃

TiO₂

테트라키스(디메틸아미도) 티타늄(TDMAT) 전구체와 산화제로 H₂O를 사용하여 Si/SiO₂ 기판 위 초박막 이산화티타늄(TiO₂) 박막 웨이퍼 스케일 증착이 달성되었습니다[145]. 웨이퍼 스케일 기판 위 단일층 TiO₂ 박막 ALD를 위해 250°C 최적 ALD 온도가 선택되었습니다. 단일층 TiO₂ 완전 커버리지 달성을 위해 두 개의 개별 ALD 슈퍼사이클이 설계되고 구현되었습니다[145]. 첫 번째 슈퍼사이클은 전구체에 의한 표면 신뢰성 커버리지를 보장하기 위해 10번 연속 펄스/퍼지 TDMAT 사이클로 구성되었습니다. 이후 산화 완료를 보장하기 위해 10번 펄스/퍼지 H₂O 단계가 수행되었습니다[145]. XPS 연구는 증착 후 Si 2p와 Ti 2p 피크 모두에서 결합 에너지 변화가 토착 SiO₂와 증착된 2D TiO₂ 박막 사이 인터페이스에서 Si-O-Ti 결합 발달로 설명될 수 있음을 확인했습니다. TiO₂가 SiO₂ 기판 위 증착될 때 Si⁴⁺ 결합 에너지 감소가 동반되었는데, 이는 실리콘이 티타늄보다 더 전기음성적이었기 때문입니다. 산소 브리지 결합 증거는 단일층 TiO₂의 FTIR 스펙트럼에서 Ti-O-Ti 결합 진동 모드 특성화와 단일층 박막 XPS 스펙트럼 조사로도 입증되었습니다[145]. 원자 스케일 두께를 가진 이 TiO₂ 박막에 대해 3.37 eV 밴드갭이 측정되었습니다. 단 몇 ALD 사이클만 바람직한 마이크로전자공학 및 촉매 같은 기능적 응용에서 초박막 박막 증착을 위한 ALD 능력은 매우 중요합니다. 표 3은 현재까지 보고된 다양한 2D 금속 산화물 ALD 개발 실용 사례를 요약합니다.

ALD 제작 2D 나노구조 및 헤테로인터페이스의 안정성에 관해서는, 주로 2D 소재 ALD 표면 화학에 의존합니다. 특히 기저면 불활성이 성장을 억제하여 vdW 헤테로구조 형성을 방해할 것으로 예상되기 때문입니다. 또한 각 전구체는 증착 온도의 특정 "ALD 윈도우"를 가지므로, 최종 증착 소재의 두께와 기공도를 고려하여 각 특정 전구체에 대한 ALD 제작 온도 최적화를 위해 "시행착오" 접근법이 필요합니다[98, 109]. 낮은 증착 온도 때문에 2D 산화물 ALD는 보통 비정질 층 제작으로 이어집니다[32, 94]. 따라서 금속 산화물의 결정상이 필요할 때 일반적으로 후처리 어닐링 처리가 적용되어 박막 결정 품질과 기판과의 인터페이스를 개선하며, 이는 궁극적으로 시간이 지남에 따라 2D 나노소재의 더 나은 안정성으로 이어집니다. 마지막으로 ALD가 박막 두께 정밀 제어 덕분에 산화물 단일층 제작을 위한 선택 방법으로 보이지만, 문헌에서 겨우 몇 건의 보고만 찾을 수 있습니다[21, 32, 98, 141, 144, 145]. 따라서 ALD로 제작된 2D 금속 산화물 및 헤테로인터페이스 영역은 여전히 미개척 상태로 남아 있습니다.

자기제한적 액체 금속 2D 표면 산화막

2D 박막의 전통적 합성 방법으로 인해 첨단 응용을 위한 새로운 2D 소재 라이브러리는 현재 제한되어 있습니다. 모재료 벌크에서 2D 박막을 기계적으로 박리하는 것은 생성된 나노시트 크기 분포와 두께가 적절하고 정확하게 제어되지 않으므로 기술적으로 정밀하고 매력적인 방법이 아닙니다[146]. 고진공 기술이 증착 박막 정확도 측면에서 고품질 박막으로 간주되지만, 여전히 비싸고 시간이 많이 걸리며 전구체 가용성에 의해 제한됩니다[64]. 반면, 우수한 특성을 가진 첨단 2D 나노구조를 얻기 위해 새로운 2D 소재 합성 방법을 도입하는 것은 항상 바람직합니다. 따라서 구별되거나 개선된 특성을 가진 새로운 2D 반도체 소재 합성은 여전히 근본적인 과제로 남아 있습니다.

상온 액체 금속은 독특한 전자 풍부 금속 코어를 가져 상온에서도 액체 상태를 유지하는 금속 및 합금 그룹입니다. 액체 금속과 주변 환경 사이의 인터페이스는 가장 천연 2D 박막 중 하나의 기원입니다[147]. 이 자기제한적 표면 산화막(피부)은 원자 스케일 두께를 가진 가장 완벽한 평면 소재 중 하나입니다[148]. 이러한 결정 구조는 독특한 특성의 보고이며, 첨단 응용을 위한 고품질 박막 2D 소재 합성을 위한 새로운 플랫폼을 제공했습니다[149]. 여기서 액체 금속은 2D 박막 합성을 위한 모재료 역할을 합니다. 원자 구조, 원소 조성, 유동성, 액체 금속 열역학, 그리고 표면 산화막 핵생성 및 성장 특성을 고려할 때, 수많은 매개변수가 추출된 2D 표면 산화막 특성을 결정하는 데 관여합니다[150]. 저융점 단상 금속 합금은 후전이 금속(Ga, In, Sn, Pb, Al, Bi)과 12족 원소(Zn, Cd, Hg)로 구성됩니다. 이 원소들은 저융점 액체 합금 그룹을 생성하기 위해 결합될 수 있습니다. 이성분 액체 금속(고체와 액체 혼합)은 합금 조성을 공융점에서 벗어나게 하거나 액체 금속 용매에 용해도 한계 이상 용질 원소를 첨가함으로써 형성될 수 있습니다[151]. 갈륨(Ga)은 상온 융점과 고체 상태에서 공유 및 금속 결합을 모두 갖춘 가장 유명한 액체 금속 중 하나입니다. 강한 구조적 이방성과 Ga 이량체 간 약한 원자 결합은 Ga 이웃 원자 간 거리 2.7-2.9 Å에서 기인하며, 이는 Ga 이량체 간 상당한 거리로 간주됩니다[152]. 이 약한 원자 결합은 상온에서 쉽게 깨질 수 있는 약한 결정 구조를 초래합니다[153]. Ga를 다른 일부 원소와 합금화하면 액체 합금 융점을 추가로 낮출 수 있습니다. 유명한 예로는 Ga-In 합금으로, In 원자 농도 14.2%인 In-Ga 합금 공융점에서 융점이 16°C로 감소합니다[153]. 갈륨 합금과 주변 대기 사이의 인터페이스는 원자 스케일 두께의 갈륨 산화물(Ga₂O₃)로 구성됩니다. 액체 금속은 매우 낮은 산소 압력에서도 대기 중 산소와 반응하여 자기제한적 금속 산화 반응을 형성합니다[153]. 이 초평면 산화막은 자연적으로 성장한 가장 완벽한 2D 소재 중 하나입니다[61]. 이 천연 박막은 액체 금속의 추가 산화를 방지합니다. 천연 표면 산화막을 통한 이온 이동은 액체 금속 및 합금 표면 산화막 자연 성장의 제어 인자입니다. 이 산화막 형성은 기브스 자유 에너지(ΔGf) 최대 감소를 이끕니다[154]. 액체 금속 합금에서 표면 산화막은 합금 구성요소 중 하나의 원소 산화막으로 주로 구성됩니다. 가장 유명한 예는 갈린스탄 합금 표면 산화막입니다. 갈린스탄(EGa, In, Sn)은 갈륨-인듐-주석 공융 합금입니다. 그러나 갈린스탄 표면 산화막은 Ga₂O₃로 구성됩니다. 산소 분위기에서 Ga₂O₃의 ΔGf가 In₂O₃와 SnO₂보다 낮기 때문에 갈린스탄 합금 표면 산화막은 대부분 Ga₂O₃로 구성됩니다[155]. 동일한 합성 전략으로 인듐-주석-산화물과 유사한 혼합 2D 산화막 박막을 합성할 수 있습니다. 이를 위해 용융 In-Sn 합금을 사용하여 액체 In-Sn 합금 표면에서 2D 박막을 추출해야 합니다[154].

액체 금속의 무극성으로 인해 액체 금속과 천연 표면 산화막 사이의 인력은 약하고 국소적입니다. 따라서 약한 기계적 힘으로도 액체 금속 표면에서 표면 산화막을 간단히 박리할 수 있습니다. 표면 산화막 박리는 기계적 분리 및 2D 박막 vdW 박리로 달성 가능하며, 초음파 처리, 적절히 선택된 기판과의 액체 금속 접촉, 매끄러운 기판 위 액체 금속 및 합금 기계적 롤링, 합성 화합물 간 밀도 차이와 기울기를 통한 2D 박막 분리 및 추출 등 기계적 박리 방법을 적용합니다. 이 방법들은 최근 액체 금속 및 합금 표면 산화막 여러 유형을 모재료 합금에서 박리하는 데 사용되었습니다. 다음 섹션에서는 최근 합성된 액체 금속 및 합금 표면 산화막 2D 박막 일부를 리뷰합니다.

SnOₓ

2D SnOₓ 박막은 액체 주석 표면 산화막 vdW 박리로 성공적으로 박리되었습니다. 원소 주석(Sn)은 낮은 융점(231.9°C)[156]과 높은 전도도(9.17 × 10⁶ σ)로 전자 기기 전기 연결에 사용됩니다. 주석 산화층의 부식 방지 효과는 이전 확인되었습니다. SnO₂는 대기 조건에서 주석 합금 표면을 자연적으로 덮어 Sn 추가 산화를 방지합니다[156]. 주변 대기 중 액체 주석 천연 표면 산화막은 주로 SnO₂로 구성되고 SnO, Sn₂O₃, Sn₃O₄ 기여가 일부 있는 주석 산화물 혼합물임이 밝혀졌습니다[156]. 신선한 용융 주석 표면 산소 노출 정밀 제어가 주석 합금 표면 산화막 조성 결정의 주요 기술적 요소입니다. 이는 SnO₂가 n형 반도체이고 SnO가 다양한 전기적 특성을 가진 p형 반도체라는 사실을 고려할 때 용융 주석 표면 산화막 합성 시 매우 중요한 요소입니다[157]. SnO의 양극성 특성은 전기 인버터 응용에서 기능적 선택으로 만드는 또 다른 중요한 특성입니다. 또한 잘 확립된 SnO 박막의 높은 안정성과 감도는 화학 기반 FET 센서와 촉매 박막 응용에서 바람직한 옵션으로 만들었습니다. 투명성은 이 반도체 넓은 밴드갭에서 기인한 SnO 박막의 또 다른 특성입니다[156, 157].

2D SnOₓ 박막 박리를 위해, 글러브 박스 내부에서 Si/SiO₂ 기판 표면을 용융 합금 표면과 접촉시켜 신선한 용융 주석 표면 산화막을 기계적으로 박리했습니다[158]. 공정 개략도는 그림 10a에 그래픽으로示されました[158]. 주변 대기 중 박리된 SnOₓ 박막은 ~0.6nm 두께[157]에 결정 구조를 가졌습니다. 결정질 SnO 층간 간격(0.484nm)을 고려할 때, 0.6nm 두께 박막은 단일층 SnO 박막으로, 1.1nm 두께 박막은 이중층 SnO 2D 박막으로 간주될 수 있습니다(그림 10b). 글러브 박스 및 산소 농도 10-100ppm 하에서 합성된 2D 박막은 초미세 표면 특성을 가졌습니다. 층간 간격 측정 결과, 주변 대기 중 형성된 나노시트는 각각 2.7Å와 3.35Å 층간 간격을 가진 두 가지 구별되는 물질로 구성되었으며, 이는 각각 SnO와 SnO₂의 (110) 면 결정 격자에 기인했습니다(그림 10c-e)[158]. 환원 분위기에서 합성된 샘플은 대부분 SnO 박막으로 덮였습니다. SnO 박막 밴드갭 측정 결과 4.25 eV 직접 밴드갭이 나타났습니다. 이 초박막 2D 박막은 SnO 기반 FET 트랜지스터 제작에 사용되었습니다. 개발된 SnO 기반 FET의 p형 특성은 0.7 cm²V⁻¹s⁻¹ 이동도로 확인되었으며, 이는 펄스 층 증착 이중층 SnO 박막 기반 유사 FET 소자 이동도 0.05 cm²V⁻¹s⁻¹보다 훨씬 높았습니다[159].

GaPO₄

고온 안정 갈륨 인산염(GaPO₄) 반도체(최대 930°C)는 α-석영 대비 뛰어난 기술적 위치를 가진 기능성 압전 반도체 중 하나입니다[61]. 갈륨 인산염은 a = 4.87Å, c = 11.05Å, γ = 120° 격자 매개변수를 가진 삼방정계 구조입니다(그림 11a)[160]. 압전성은 전기 에너지 또는 펄스를 기계적 힘 또는 진동으로, 또는 그 반대로 상호 변환을 촉진합니다. 소형 전력 및 전기 기기와 발전기 개발을 위해 나노전자 기술용 2D 압전 소재 합성이 매우 요구됩니다. 이 소자에서 원자 수준 진동, 굽힘, 변위를 모니터링하여 압전 소재 진동 운동 에너지 수확을 촉진할 수 있습니다. 중심대칭 상실은 압전 특성을 가진 2D 소재의 주요 구조적 사양입니다[160]. 홀수 층 TMDC, 전이금속 산화물, 질화알루미늄, GeS, SnSe₂, h-BN, 그래핀 등 많은 2D 소재가 저온에서 압전 특성을 보일 수 있습니다[161-163]. 오늘날 높은 작동 온도에서 안정한 압전 성능을 가진 새로운 2D 소재 합성이 매우 요구됩니다. 이는 2D 압전 소재 성능이 고온에서 구조 변화로 실패하기 때문에 매우 어려운 문제입니다. 또 다른 어려움은 기능성 기기 균질 2D 압전 박막 증착 단계의 어려움에서 발생합니다.

성공적 성과로, 2D 원형 압전 GaPO₄ 박막이 최근 갈륨 2D 표면 산화막 처리를 통해 합성되었습니다. 원형 압전 GaPO₄는 결정질 희생 구조에서 자연적으로 이용 가능하지 않습니다[160], 따라서 전통적 기계적 박리 기술은 2D 결정질 갈륨 인산염 박막 합성이 불가능합니다. 이 방법에서 갈륨 천연 표면 산화막은 vdW 박리 기술로 액체 합금에서 기계적으로 박리되었습니다(그림 11b). 이차 후처리 어닐링 처리가 이차 인산화 처리를 위해 퍼니스 내부에서 사용되었습니다[61]. H₃PO₄ 분말 가열로 인 함유 증기 기체가 2D Ga₂O₃ 박막 표면과 화학적으로 상호작용했습니다. N₂ 기체는 300-350°C에서 증기 인 기체 2D Ga₂O₃ 박막 표면으로 전달하는 캐리어 가스 역할을 했습니다(그림 11b). 후속 AFM 및 HRTEM 측정은 c 결정 방향에서 삼방정계 GaPO₄와 유사한 치수 특성을 가진 1.1nm 두께 2D 박막 합성을 확인했습니다(그림 11c)[160]. XRD 연구와 라만 특성화는 2D GaPO₄ 박막이 삼방정계 α-GaPO₄ (003) 및 (102) 면 우세로 결정 구조를 가짐을 확인했습니다(그림 11d, e). α-GaPO₄ 박막에 대해 6.9 eV 넓은 밴드갭이 측정되었습니다(그림 11f). 실험 측정은 GaPO₃ 2D 나노구조 강한 아웃오브플레인 압전 특성을 재확인했는데, 약 8.5 pm V⁻¹ 수준이었습니다[160]. 2D α-GaPO₄의 상당한 압전 특성은 이 합성법이 구별되는 기계전기 특성을 가진 새로운 2D 소재 개발 능력을 강조합니다.

GaN

동일한 후처리 접근법이 액체 갈륨과 인듐 표면 산화막에서 GaN과 InN 2D 박막 합성에 사용되었습니다[160]. 기술은 Si/SiO₂ 평행 기판 사이 액체 갈륨 방울 스퀴즈 프린팅에 기반합니다(그림 12a). 대기 접촉 시 Ga 액체는 대기 조건에서 순간 산화되었습니다. 합성 공정은 1.4nm 두께 2D Ga₂O₃ 박막 형성을 초래했습니다[157]. 요소 존재 하 800°C에서 후속 암모니아분해 반응이 수행되었습니다. 더 낮은 반응 온도는 Ga₂O₃를 뷔르차이트 GaN 박막으로 변환하는 것을 촉진하지 못했습니다(그림 12b)[160]. 암모니아분해 공정 후 박막 두께는 1.3nm로, 세 뷔르차이트 GaN 단위 셀에 해당하는 것으로 밝혀졌습니다(그림 12c). 5.18nm 격자 상수가 2D GaN 박막에 대해 측정되었습니다. TEM 연구는 (001) 결정판을 따라 0.28nm 층간 간격을 가진 GaN 결정 구조도 확인했습니다(그림 12d)[160]. X선 광전자 분광법(XPS)은 Ga-O와 Ga-N 결합 길이가 유사하여 GaN 구조에서 산소 원자가 질소 원자로 상당량 치환되었음을 확인했습니다. 2D GaN 박막 산소 수준 감소가 목표였으나, 고온 합성 공정 중에도 2D GaN 박막에서 산소 성공적 제거는 달성되지 않았습니다. 2D GaN 박막에 대해 Eg = 3.5 eV 밴드갭이 측정되었습니다(그림 12e) Ga₂O₃ 박막 대비. 밴드갭 상당한 감소 이유는 GaN 박막 원자궤도 혼성화로 인한 원자가대 상향 이동에 기인했습니다[160].

유사한 전략이 2단계 합성 기술로 2D InN 박막 합성에 사용되었습니다[160]. 이 방법에서 vdW 박리된 2D In₂O₃ 박막이 액체 인듐 표면에서 추출되었습니다. 중간 브로민화 단계가 In₂O₃를 InBr₃로 전이하기 위해 수행되었습니다. HBr 소스 인접 2D In₂O₃ 박막 20초 후처리 단계가 In₂O₃에서 InBr₃로 상전환 완료에 충분했습니다[61]. 630°C에서 NH₃ 소스에 의한 InBr₃ 2D 박막 후속 암모니아분해 처리는 InBr₃를 InN으로 상전환시켰습니다[160]. 후속 특성화 연구는 5.5Å 결정 격자 상수와 3.5 eV 밴드갭을 가진 결정질 2D 초박막 뷔르차이트 InN 나노구조 개발을 확인했습니다[160]. 일반적으로 다단계 합성 기술은 액체 금속 표면 산화막을 사용한 첨단 2D 나노구조 합성을 위한 신뢰할 수 있는 접근법으로 밝혀졌습니다. 개발된 2D 나노구조는 고진공 증착 기반 방법으로 합성된 유사 2D 나노구조에서 예상되거나 관찰되지 않은 새로운 전자적 및 광전자적 특성을 명확히 입증했습니다[164].

SnO/In₂O₃ 2D 헤테로구조

p-n 헤테로접합은 이제 서로 다른 전하 이동도 특성을 가진 두 반도체 소재 간 헤테로인터페이스를 사용하여 다양한 전자 및 광전자 기기 제작하는 반도체 소자 구성 요소입니다. 구체적으로 2D 박막 기반 헤테로구조 소자는 모재료 기계적 박리, CVD, ALD, 분자 빔 에피택시, 펄스 레이저 증착 등 여러 다른 접근법과 기술로 개발될 수 있습니다[165, 166]. 흥미로운 새로운 전략은 최근 액체 기반 금속 및 합금에서 추출된 다양한 2D 층상 결정 적층을 통해 vdW 헤테로구조 2D 층상 소재 제작에 사용되었습니다. p-n 헤테로접합은 2D SnO와 In₂O₃ 박막 vdW 박리로 개발되었습니다[167]. 이 방법에서 2D SnO/In₂O₃ vdW 헤테로구조는 액체 주석 표면 산화막(p-SnO)을 인듐 천연 표면 산화막(n-In₂O₃) 위에 vdW 전이하여 개발되었습니다[167]. 개발된 2D 헤테로구조 박막은 결국 vdW 힘을 통해 서로 위에 부착된 p-SnO/n-In₂O₃ 2D 박막으로 구성되었습니다(그림 13a, b)[167]. 후속 원자 스케일 미세구조 연구는 Si/SiO₂ 기판 위에 서로 다른 특성을 가진 두 결정 구조로 제작된 SnO/In₂O₃ 박막 사이 vdW 헤테로인터페이스 형성을 확인했습니다(그림 13c). 0.27nm 격자 간격은 결정질 In₂O₃ (321) 면에 대응하고, 다른 2D 박막 0.298Å는 SnO (101) 면에 기인합니다. 헤테로구조 박막 두께는 4.5nm였습니다(그림 13d, e). 라만 및 광학 특성화 연구는 SnO/In₂O₃ 박막 광흡수 피크가 251nm에 위치함을 확인했는데, 이는 246nm(SnO 흡수 피크)와 256nm(In₂O₃ 흡수 피크, 그림 13f, g) 사이 수치였습니다[167]. 헤테로구조 박막 주요 특성 중 하나는 캐리어 강한 층간 결합으로 2D 박막 광흡수에 영향을 미쳤습니다. 헤테로구조 박막 밴드갭은 2.30eV로 좁아졌으며, 개별 SnO와 In₂O₃ 밴드갭은 각각 4.8eV와 3.65eV였습니다[167]. 2D SnO₂/In₂O₃ vdW 헤테로인터페이스 밴드 정렬 개략도가 그림 13h에示되었습니다. p-n 접합 유효 밴드갭은 2.30eV로 예상되었으며, 이는 Tauc 플롯에서 계산된 2D 헤테로구조 박막 밴드갭 값과 가까웠습니다. 좁은 밴드갭은 헤테로인터페이스에서 전하 분리를 돕고, 광여기 전자-정공이 쉽게 분리되어 SnO 원자가대에서 In₂O₃ 전도대로 실행 가능하게 이동할 수 있게 합니다. vdW SnO₂/In₂O₃ 헤테로인터페이스 특정 에너지 밴드 정렬은 꽤 인상적인 능력과 5 × 10⁹ J 우수한 광검출도, 24 광전류 비율, 1047 A/W 뛰어난 광응답도를 입증했습니다[167]. 여기서 액체 금속 프린팅 기술은 자연에서 층상 구조로 존재하지 않는 헤테로구조 2D 소재 제작을 위한 가치 있는 잠재적 접근법으로 밝혀졌습니다.

따라서 액체 금속 및 합금 표면 천연 초박막 금속 산화막이 엄청난 응용을 가진 기능성 소재로 밝혀졌습니다. 초박막 특성, 핀홀 프리, 상당한 측면 치수, 원하는 기판 위 쉬운 vdW 박리로 새로운 세대 2D 소재 및 관련 전자 기기 성공적 합성을 위한 훌륭한 플랫폼을 제공했습니다[168]. 표 4는 액체 금속 및 합금 2D 표면 산화막 기반 최근 개발된 2D 소재 및 소자에 대한 대표적 정보를 제공합니다.

2D 반도체 새로운 응용

2D 반도체 기반 메모리스터

오늘날 정보 기술은 생성 데이터 양 급증에 직면해 있습니다. 새로운 시대 데이터 처리는 현재 실리콘 기반 기술 개념을 훨씬 넘어선 첨단 데이터 저장 기술 개발을 요구합니다. 오늘날 Si 기반 메모리는 기술적 한계에 직면해 있으며, 상보적 CMOS 기기 또한 물리적 치수 축소와 기술적 문제로 고통받고 있습니다[169]. 따라서 기존 메모리 유닛 저장 용량 관련 기술적 제한을 우회하기 위해 개선된 특성을 가진 새로운 나노구조 소재 개발과 기존 소자 수정이 매우 요구됩니다. 폰 노이만 기술은 복잡한 상호연결 생물학적 시냅스 네트워크가 최소 에너지 소비로 기억, 학습, 상기, 인식, 처리, 다중 작업 이해를 가능하게 하는 인간 뇌 작동 메커니즘을 모방하려 합니다. 단일 시냅스 이벤트 평균 전력 소비는 1-10 fJ 범위로, 기존 일반 컴퓨터 에너지 소비보다 최소 5개 주문 낮습니다[170]. 현재 폰 노이만 기술 아키텍처는 메모리와 처리 유닛이 물리적으로 분리되어 비효율적입니다. 나노스케일 치수, 고성능, 향상된 처리 속도, 저에너지 소비 비휘발성 메모리스터는 병목 단계에 있는 현재 메모리 기술에 대응할 수 있습니다[170]. 에너지 소비 문제와 관련하여 2D 소재는 초박막 나노구조 메모리스터로 활용될 수 있습니다. 2D 소재 저항 스위칭(RS) 행동도 최근 탐구되었습니다. 2D 소재 메모리 유닛 활용이 현재 메모리 소자 한계를 잠재적으로 극복할 수 있음이 밝혀졌습니다[171]. 최근 2D 소재 비휘발성 특성이 광범위하게 조사되고 특성화되었습니다. 2D 반도체 층상 소재와 초박막 산화막은 다양한 분야에서 광범위한 특성을 가지며, 이는 메모리스티브 특성과 동반될 수 있습니다.

TMDC 기반 메모리스터

나노소자 제작 기술 최근 발전으로 초박막 TMDC 박막 기능성 기기 활용이 가능해졌습니다. CVD와 금속유기 CVD가 단일층 MoS₂, MoSe₂, WS₂, WSe₂ 2D 박막을 Si/SiO₂ 기판 위 Au 전극 사이 수직 구성으로 샌드위치하여 성공적으로 증착했습니다(그림 14)[172]. 단일층 TMDC 박막은 결정립계가 없고 산화물 화합물이 비어있음이 확인되었습니다. 따라서 Au 전극과 2D TMDC 박막 사이 산화물 프리 헤테로인터페이스가 형성되었습니다. 이 예리하고 깨끗한 헤테로인터페이스는 2D 박막 전기적 특성 정밀 측정 가능성을 높였습니다. 메모리스터 소자 그래픽 개략도, 소자 탑뷰, Au/MoS₂/Au 메모리스터 단면 TEM 이미지가 그림 14a-c에 각각 제시되었습니다. 원자 분해능 주사 터널링 현미경(STM) 2D MoS₂ 특성화(그림 14d)는 상대적으로 높은 품질을 입증했으며 추가로 MoS₂ 박막 국소 황 공공 결함을 보여주었습니다. 단일층 MoS₂ 박막 기반 유닛은 10⁴ 이상 높은 온/오프 비율과 10⁶ s까지 높은 유지 시간을 검증했습니다. MoS₂, MoSe₂, WS₂, WSe₂ 2D 박막 기반 모든 메모리스터에서 양극성 저항 스위칭이 관찰되었습니다. MoS₂ 박막 저항 스위칭 반응 연구 중 단극성 및 양극성 저항 스위칭 행동 모두 감지되었습니다. 모든 샘플에서 소자 전류 급격한 증가는 유전체 파괴 현상 발생을 나타냈습니다. 메모리스터 2D 활성층 전도성 필라멘트(CF) 형성이 RS 주요 메커니즘이었습니다(그림 14e-i). 따라서 활성 메모리스터 층 두께를 수 나노미터 범위로 축소하여 전기성형을 회피할 수 있습니다. 이 전략 주요 단점은 트랩 보조 소자 터널링에서 기인한 과도한 누설 전류입니다[165]. 가끔 특정 단일층 MoS₂ 금속/절연체/금속 유닛에서 단극성 RS가 관찰되었습니다(그림 14f). 단일층 MoSe₂, WS₂, WSe₂ 박막 기반 아토미스터 저항 행동 연구에서도 전형적 양극성 RS 행동이 제시되었습니다[172].

다른 구성에서, Cu 전극을 활성 전극으로 사용하여 전기화학적 금속화 메모리 소자 제작한 단일층 MoS₂ 기반 메모리스터가 개발되었습니다[173]. 이 기기에서 Au 박막은 불활성 전도성 전극 역할을 합니다. 이 소자 개략도는 그림 15a에示되었습니다. MoS₂ 층 내 Cu 이온 확산으로 MoS₂ 이중 단일층 내 전도성 원자 스케일 Cu 필라멘트가 형성됩니다. 따라서 이 메모리스터는 전기화학적 금속화 메모리(ECM) 범주에 속하며, 불활성 전극(유사 Au) 가진 다른 2D MoS₂ 소자 메모리스티브 성능은 황 공공 이동 기반 원자가 변화 메모리(VCM)입니다[173]. MoS₂ 박막 황 공공은 원자 스케일 치수 전도성 필라멘트를 형성하므로, 이러한 유형 MoS₂ 메모리스터를 원자가 변화 메모리(VCM)로 알려졌습니다[173].

제작된 ECM(그림 15)에서 2차원성과 Cu 양이온 필라멘트 전기화학적 금속화는 스위칭 전압을 0.2V까지 상당한 감소시켰습니다(그림 15b). 이 특성은 2D MoS₂ 층 내 Cu 양이온 낮은 확산 활성화 에너지가 2D MoS₂ 박막 황 공공 대비에서 기인했습니다[173]. 양극성 저항 스위칭은 0.25V 설정 전압과 -0.15V 리셋 전압에서 메모리스터 I-V 곡선 주요 특성이었습니다. 대다수 이중층 MoS₂ 메모리스터가 형성 공정 프리(free)임이 관찰되었습니다. 이중층 MoS₂ 메모리스터 사용하여 Cu/이중층 MoS₂/Ag 소자 수송 메커니즘이 조사되었습니다. 그림 15b는 형성 공정 전 원시 상태 및 형성 후 LRS, HRS 메모리스터 I-V 특성 묘사합니다. 기기는 가해진 전압이 0.3V 미만일 때 16.6kΩ 저항으로 원시 상태에서 수행되었습니다. 양자 터널링이 원시 상태 메모리스터 전도 메커니즘으로 인식되었습니다. 이 조건에서 저항은 형성 공정 후 소자 저항보다 훨씬 큽니다. 가해진 전압 추가 증가(0.3V 이상) 원시 상태는 I-V 곡선 기울기 2 영역(I ∝ V²)으로 전이 동반되며, 이는 공간 제한 전도 상태에 대응합니다. 가해진 전압 추가 증가(0.6V 이상) 후 전류 극적인 증가는 MoS₂ 박막 내 Cu 전도성 필라멘트 형성에 기인합니다(그림 15c). Cu 전극 위 더 높은 가해진 전압은 Cu 상단 전극 산화 결과로 이어졌습니다. 이는 Cu 양이온이 바닥 Au 전극 쪽으로 이동하여 거기서 환원 및 증착되게 했습니다. 전도성 Cu 필라멘트는 2D MoS₂ 박막 결함 결정립계를 따라 축적되었고 소자는 LRS로 스위칭되었습니다.

전이금속 산화물 박막 상보적 저항 스위칭

반도체 박막 이온 도핑은 이 초박막 박막 내 전하 이동 메커니즘을 실질적으로 변경할 수 있습니다. 메모리스터 활성 소재 내 다른 외부 이온 종 존재로 2 반도체 메모리스티브 특성도 실질적으로 영향을 받습니다. TiO₂는 저항 스위칭 특성을 가진 잘 알려진 인식된 반도체 중 하나입니다. 7.0nm 두께 TiO₂ ALD 박막이 이 초박막 박막 저항 스위칭에서 인듐(In) 인터칼레이션 영향 조사에 사용되었습니다[174]. 메모리스터 활성층 TiO₂ 내 In 인터칼레이션 효과 이해를 위해 이온 혼입 세트업이 만들어졌습니다. 이온 인터칼레이션은 2D TiO₂ 박막 표면 덮는 이온 함유 용액 위 가해진 구동 전압으로 촉진되었습니다. 암조건 하 Pt/TiO₂/Au와 Pt/In-도핑 TiO₂/Au 메모리스터 전위동적 측정(I-V 스윕)은 In-이온 도핑 및 비도핑 TiO₂ 박막에 다른 RS 메커니즘을 보여주었습니다. Pt/TiO₂/Au 소자는 양극성 스위칭 행동 보입니다(그림 16a). I-V 스윕 측정 중 V_Set = 0.94, V_Reset = -0.98 관찰되었습니다[174]. 박막 양극성 RS 행동은 전기화학적으로 불활성 Au와 Pt 전극 위 가해진 전압에 기인한 산소 공공 이온 드리프트로 설명되었습니다. 이 유닛은 VCM 셀로 분류됩니다. 메모리스터 유전체 구성요소는 두 부분으로 특성화됩니다: 두께 t 저전도 TiO₂₋ₓ와 두께 D-t 절연 부분. 전극 위 가해진 전압은 산소 공공 이온 드리프트를 유발하며, 이는 저전도도 구성요소와 활성층 절연 부분 사이 경계 이동 동반합니다. 이 조건에서 소자 I-V 곡선은 더 이상 옴적이 아니며 비선형이 됩니다. 이 제안 모델에서 절연층 두께는 전기장 발달과 결함 이온 드리프트 촉진 위해 몇 나노미터 충분히 작아야 합니다[174].

In-도핑 TiO₂ 박막은 -1.0V와 +1.0V 사이 전압 스윕 중 상보적 저항 스위칭(CRS) 행동 보였습니다(그림 17a) 소자는 더 높은 전압에서 처음 설정되고 같은 극성 다른 더 낮은 전압에서 다시 리셋됩니다[174]. 셀은 V_Set1 = 0.732V에서 처음 설정되고 같은 극성에서 V_Reset1 = 0.1277V에서 다시 리셋되었습니다. 음전압에서 두 번째 LRS에서 HRS 스위칭은 V_Set2 = -0.7055V에서 발생하고 다시 HRS에서 V_Reset2 = -0.0901V에서 리셋되었습니다. 열적 보조 전하 이동 메커니즘이 이온 도핑 TiO₂ 2D 박막 저항 스위칭 설명하는 가장 가능한 이론입니다. 단극성 스위칭은 저항 스위칭 필라멘터리 본질 확인합니다. 필라멘터리 저항 스위칭은 대부분 금속 양이온 이동 야기 전기화학적 금속화(ECM) 기반으로, 필라멘터리 금속 브리지(온 상태) 개발 촉진하며, 이는 나중에 파열될 수 있습니다(오프 상태). 필라멘터리 메커니즘은 전기화학 활성 전극으로 제작된 이 메모리스터 특성이며, In-도핑 TiO₂ 메모리스터는 불활성 Au와 Pt 전극 사이 샌드위치되었습니다. In-도핑 TiO₂ 소자 스위칭 행동이 음이온과 양이온 구성요소 모두 이동에서 기인할 것으로 예상됩니다. In-도핑 TiO₂ 소자 다재다능한 스위칭 행동은 음이온과 양이온 구성요소 모두 CRS 메커니즘 관여 입증할 수 있습니다. 제안 모델은 TiO₂ 층 내 산소 공공과 인듐 이온 재분포가 RS 영향, 변경, 촉진할 수 있다고 제안했습니다. 헤테로구조 산화물 스택에서 산소 결핍 산화물 층(LRS 모드)과 다른 산소 풍부 층(HRS 모드) 결합은 산소 공공 이동 야기 헤테로구조 메모리스터 CRS 촉발하며, 이는 TiO₂ 스택 저항 차이로 야기됩니다. 또 다른 관점에서 필라멘터리 전도 채널 형성은 RS 보조하고 소자 전도도 증가시킵니다. 초기 상태 또는 오프 상태(그림 17b)에서 상단 In-도핑 층은 LRS 모드, 하단 층은 HRS입니다. 임계 전압 가함으로 이온 종 하단 절연층 이동 결과 전도성 필라멘트와 경로 형성(그림 17c) 후 소자 온 상태 도달(설정 1). 더 높은 양전압에서 상단 층 이온 종(대부분 In-이온) 고갈(그림 17d) 다시 소자 오프 상태 도달(리셋 2) HRS 행동 시연. 유사 현상 음 바이어스에서 발생 예상되며, 첫 온 상태(그림 17e) 메모리스터 새 LRS 스위칭, 이온 종 고갈 후 또 다른 오프 상태(그림 17f) 따름. 모든 샘플 CRS 행동 다재다능함 여러 번 반복 테스트되었고 동일한 행동 관찰되었습니다.

2D 반도체 기반 인공 광학 시냅스

인간 뇌 작동은 매우 에너지 효율적입니다. 데이터 저장과 처리는 생물학적 신경계 기능성에 영감받아 최저 가능 에너지 소비로 뇌에서 기능합니다. 이 초저에너지 소비는 1948년 앨런 튜링이 상호연결 인공 뉴런 네트워크 가진 컴퓨팅 장치 사용 아이디어 도입 시 뇌 성능 기반 새로운 컴퓨팅 및 처리 시스템 제안되었습니다[175]. 인공 시냅스 상호연결 네트워크가 전통적 폰 노이만 컴퓨팅 제한 효과적으로 해결하고 극복할 수 있을 것으로 예상됩니다. 생물학적 시냅스는 신경계 핵심 구성원 중 하나로, 시냅스 가중치 조절로 단기 계산, 장기 학습 및 기억 보장하는 정보 채널입니다[176]. 생물학적 구조로서 화학적 시냅스는 두 뉴런 사이 간격 연결로, 생화학 반응 통해 두 개별 축삭 간 통신 생성됩니다. 시냅스는 전기화학 파동(활동 전위)이 뉴런 축삭 통해 전달되는 생물학적 접합입니다. 생물학적 시냅스 이벤트 에너지 소비는 다른 유사 기기보다 현저히 낮습니다. 유사하게, 인공 시냅스는 시냅스 신호 전달 위해 생물학적 시냅스 접합 행동과 성능 모방하는 유닛입니다. 기술적 관점에서 메모리스터는 생물학적 시냅스 특성 성공적 모방 가능한 최적 후보입니다[177]. 저항 스위칭 메커니즘은 메모리스터 기본 원리입니다. 두 전도성 전극 사이 샌드위치된 절연체 또는 전이금속 산화물이 전형적 인공 시냅스 소자 구조입니다. 시냅스 특성은 다양한 저항 및 시냅스 메커니즘 가진 다양한 소재에서 관찰됩니다. 사실, 시냅스 특성 가진 소재 다양성이 급속히 발전 중이므로, 관련 시냅스 메커니즘 근본적 이해가 현재 진행 중입니다. 금속 산화물 저항 랜덤 액세스 메모리(RRAM)(TiO₂, AlOₓ, HfOₓ, WOₓ, TaOₓ), 전도성 브리지 시냅스(Ag- 및 Cu-기반 전극), 상변화 소재 기반 시냅스(PC 시냅스), 강유전체 소재 기반 시냅스, 자기저항(MR) 기반 시냅스, 탄소나노튜브 기반 시냅스, 유기 나노구조 기반 시냅스 등은 매력적 시냅스 특성 입증한 활성 메모리스터 소재 일부입니다[177]. 광 자극 시냅스 소자가 최근 통신 기술 도입되었습니다. 광 시냅스에서 광 펄스 빛이 두 전도성 전극 사이 전하 캐리어 생성 자극합니다. 원자적으로 얇은 2D MoS₂ 박막 광생성 전하 캐리어는 광자 펄스로 시냅스 가중치 변조 허용합니다. 이 인공 시냅스 광 능력은 고대역폭 광 통신 프로토콜 가능성 활용하므로 매우 중요합니다. 2D MoS₂ 기반 시냅스 유닛 개략도 그림 18a에 묘사되었습니다[178]. 주요 특권으로, 광 및 전기 펄스 통합이 다른 전하 트래핑 메커니즘 해결하여 시냅스 가중치 정밀 변조 가능하게 했습니다. 또한 기기는 스파이크-타임 의존적 가소성(헵 이론) 동적 제어로 가소성 및 메타가소성 특성 달성 위한 뉴로모듈레이션 능력 있었습니다. 아날로그 회로 개략도 그림 18b에示되어 헵 가소성과 항상성 가소성 간 상호작용 묘사합니다. MoS₂ 시냅스 헵 및 항상성 시냅스 가소성 상호작용이 그림 18c-e에 각각 제공됩니다. 장기 강화 강도는 시냅스 기기 순차적 볼타 훈련 펄스 고용으로 달성되었습니다. 시냅스 가중치가 훈련 펄스 수 증가로 선형 증가함 관찰되었습니다. 또한 100 훈련 펄스 적용이 전자 모드에서 시냅스 가중치 변화 117%까지, 이온트로닉 모드에서 동일 훈련 펄스 수 223%까지 가중치 증가 결과 초래함 입증되었습니다(그림 18c, d)[178]. 광 자극 시냅스 유닛에서 2D MoS₂ 인공 시냅스 광 게이팅 기능(광활성 모드) 사용 강한 장기 강화 관찰되었습니다. 빛 펄스(λ = 445nm)가 시냅스 전 신호 역할 수행했습니다. 2D MoS₂ 시냅스 표면 조명 시 전도도 급격히 증가 후 암전류 값보다 1차원 높은 값에서 점진적 포화까지 지속되었습니다. 광 조명 소스 종료 시 전도도 급격 하락 발생했으나 전도도 여전히 높은 값 유지(그림 18e). 밴드-밴드 전이가 급속 전이 주요 원인 예상되며, 광전자 모드 오래 지속 높은 전도도 값은 결함 또는 트랩 중심 느린 재결합 생성 전자/정공에 기인했습니다. 관찰은 무작위 국소 전위 변동(RLFP) 제안 모델과 일치합니다. 이 상태를 지속 전도도라 부릅니다[178]. 광 펄스 증가와 더 높은 광자 수로 붕괴 시간 느려졌습니다. 이는 더 높은 캐리어 수가 국소 전위 최소값 사이트 점유하여 전자/정공 재결합 속도 느려지는 RLPF 모델과 일치합니다. 이 현상 생생한 증명은 시냅스 소자 광생성 전류 느린 저하입니다.

In-도핑 TiO₂ 초박막 박막 기반 양단자 광 시냅스도 시냅스 기능성 모방 위해 제작되었습니다[174]. In 이온이 ALD 기술 증착 ~7.0nm 두께 TiO₂ 박막에 도핑되었습니다. 이온 도핑이 RS 메커니즘 영향 미치고 초박막 2D TiO₂ 박막 광흡수 에지 가시광 범위 확장함 관찰되었습니다. TiO₂ 기반 시냅스 소자 설정 전압이 In-도핑 TiO₂ 메모리스터 광 자극 후 더 낮은 전압으로 이동함 측정되었습니다. 이 관찰(그림 19a)은 비정질 TiO₂ 박막 트래핑 사이트 점유 광생성 전자/정공 영향 확인했고, 결과적으로 설정 전압 감소(그림 19b)와 메모리스터 전도도 증가(그림 19b) 초래했습니다. 또한 빛 강도 증가가 메모리스터 설정 전압 약간 영향 미침 관찰되었는데, 이는 광생성 전하 캐리어 수 포화 상태 지시로 소자 더 낮은 V_Set 값 달성 못하게 합니다. 광 시냅스 특성 모방은 단일 광 펄스 야기 언레스티드 시냅스 후 전류 관찰로 검증되었습니다(그림 19c). PPF 시냅스 값은 0.3s 펄스 간격 두 연속 EPSC 스파이크로 입증되었습니다(그림 19d). 펄스 간격 증가 후 소자 PPF 지수[2번째 EPSC 진폭(A₂) 대 1번째 EPSC 진폭(A₁) 비율] 급속 감쇠 발견되었습니다. 이는 광 시냅스 단기 가소성 광 펄스 시퀀스 민감성 보여줍니다(그림 19e). In-도핑 TiO₂ 광 시냅스 소자 단일 펄스 계산된 에너지 소비는 약 2.41pJ(10ms 지속 펄스 광 신호)로 추정되었습니다(그림 19e). In-도핑 초박막 TiO₂ 광 시냅스 에너지 소비가 매우 효율적임 관찰되었습니다[174]. 또한 연속 레이저 펄스 다른 주파수 사용 시 동일 광 시냅스 유닛 STP에서 LTP 전이 모방되었습니다(그림 19f). 이 결과는 더 낮은 펄스 간격 광 자극이 LTP 능력 촉진에 유리함 명확히 입증했습니다. 관찰은 또한 더 짧은 펄스 간격이 잔여 생성 캐리어 다음 펄스 영향과 일치하는 더 높은 이득 값 결과 초래함 확인했습니다[174]. EPSC와 전도도 포화도 인공 시냅스 시냅스 행동 연구 중 감지되고 관찰되었습니다. 이 현상은 광생성 전자/정공 포화에 기인했습니다. 또한 기기 양방향 아날로그 스위칭 모방 능력 있음 보였습니다.

2D 반도체 기반 인공 광학 통각수용체

신경모방 기반 기술 사용 인간 뇌 기능성 모방은 인공 공학 바이오 영감 전자 기기 개발 향한 필수적 성과입니다[52]. 인간 감각 시스템과 감각운동 기능성 모방은 생체모방 연구 중요한 걸림돌입니다. 시각 처리는 인간 눈 뛰어난 특성으로 충족됩니다(그림 20a)[52]. 눈은 자연적 시각 검출기 및 프로세서로 다수 수용체와 통각수용체 구성(그림 20b-d). 사실, 통각수용체는 유해 자극 인식하고, 차례로 중추 신경계 경고 신호 생성 전달하는 핵심 감각 수용체입니다. 각막은 인간 눈에서 가장 많은 통각수용체 가지며, 대부분 각막 통각수용체는 다양양양(폴리모달)입니다. 신경계 보면, 생물학적 시냅스는 통증 신호 전달 신경계 포함 다양한 기능성 촉진 감각운동 시스템 근본적 기반입니다(그림 20e). 유사 인공 통각수용체 소자는 두 전도성 층 사이 샌드위치된 반도체 초박막 박막으로 구성된 유사 시냅스 기능성 가집니다(그림 20f).

이온 수송, 이방성 전기적 특성, 궁극적 투명성 가진 초박막 비정질 전산화물 헤테로구조 기반 광학 인공 통각수용체. 2D Ga₂O₃/TiO₂ 헤테로구조 박막이 광학 통각수용체 소자 제작 위해 제작되었습니다[179]. Au 전극과 TiO₂ 광학 반도체 박막 사이 헤테로인터페이스 변경 위해 Ga₂O₃ 2D 박막이 N₂ 분위기 어닐링되었습니다. N₂ 분위기 어닐링 공정 후 초박막 Ga₂O₃ 박막 N₂ 원자 성공적 혼입은 더 전도성 상으로 상전환 동반했습니다. 라만 분광 측정은 N₂ 분위기 어닐링 공정 후 Ga-N 결합 특징 피크 보여주었습니다[179]. Ga₂O₃ 박막 여전히 높은 투명도 수준(최대 90%) 유지했습니다[179]. PL 스펙트럼에서 2D WO₃ 밴드갭이 약 2.88eV 임 발견되었습니다. PL 스펙트럼은 N₂ 분위기 Ga₂O₃ 2D 박막 RTA 후 밴드갭 주목할 만한 수정도 보여주었습니다. 5nm 두께 Ga₂O₃ 박막 밴드갭이 N₂ 도핑 Ga₂O₃ 박막 위해 4.1eV에서 3.46eV로 이동했습니다. 산소 공공이 Ga₂O₃ 나노구조 원자 질소로 치환됨 관찰되었습니다. 2D Ga₂O₃(N₂)/TiO₂ 헤테로인터페이스 엔지니어링은 2D 헤테로구조 메모리스터 박막 저항 스위칭 메커니즘 변경했습니다[179]. 가시광 조명 하 Au/Ga₂O₃-TiO₂/ITO 소자 광 저항 행동 측정 중 자기정류 행동 관찰되었습니다. 연구는 N₂ 혼입이 Ga₂O₃/TiO₂ 헤테로인터페이스 에너지 밴드 정렬 상당히 변경함 보여줍니다[179]. 따라서 Ga₂O₃:TiO₂와 Ga₂O₃(N₂)/TiO₂ 헤테로인터페이스 전하 이동 메커니즘이 다를 것으로 예상됩니다. 가시광 조명 하 Au/Ga₂O₃-TiO₂/ITO 소자 I-V 주기 테스트 중 양극성 저항 스위칭 성능 관찰되었습니다. 가시광 조명 하 Au/Ga₂O₃/TiO₂/ITO 광 메모리스터 튜닝 가능 HRS/LRS 비율과 루프 개방 특성이 주요 특권입니다. Ga₂O₃(N₂-600°C)/TiO₂ 헤테로구조 소자 강한 정류 행동 경험했는데, 이는 타입-II 헤테로인터페이스 개발 특성입니다[52, 179, 180]. 따라서 이 소자 주요 특성은 나노스케일 초저 메모리스티브 전류로, 저에너지 소비 자기정류 저항 스위칭 기반 기기 제작 능력 보여줍니다. Au-Ga₂O₃/TiO₂-ITO와 Au-Ga₂O₃(N₂)/TiO₂-ITO 반응 연구 중 통각수용체 행동 관찰되었습니다. Ga₂O₃(N₂)/TiO₂ 기반 통각수용체 점화 시간(t₀)과 포화 시간(tₛ) 그림 21a에示됨[179]. 이완 현상은 통각수용체 또 다른 특성으로, Ga₂O₃(N₂)/TiO₂ 기반 헤테로구조에서 관찰되었습니다(그림 21b). 통각수용체 점화 후 오프 상태로 통각수용체 복귀 궁극적 시간은 이완 시간이라 부릅니다. 이 행동은 생성된 경고 신호가 인간 장기를 추가 불필요한 유해 자극 노출로부터 보호할 때 인간 통각수용체 비적응 특성과 유사합니다[180, 181]. 또한 이완 시간이 펄스 빛 주파수 함수임 발견되었습니다. 비정상 상태는 통각수용체 구성요소가 자연 임계값보다 강한 자극 신호 경험할 때 조건입니다. 비정상 상태에서 통각수용체는 수용체 시스템과 유사하게 수행합니다. 그림 21c는 비정상 및 정상 통각수용체 광반응 반응 차이 보여줍니다. 손상된 통각수용체가 일정 가시광에 반응 어떻게 보여줍니다. 이질통(allodynia)과 과통각(hyperalgesia)은 비정상 상태 손상된 통각수용체 개별 특성입니다. 빛 강도 증가 후(그림 21d) 5분 조명 후 통각수용체 반응 지속 증가하고 소자 비적응 모드 따르지 않음, 비정상 상태 통각수용체 특성 행동[179]. 일반적으로 반도체 헤테로인터페이스 나노엔지니어링과 기능화가 자기적응 특성 가진 스마트 바이오 영감 광수용체와 통각수용체 가제트 제작 촉진함 밝혀졌습니다.

결론

본 리뷰는 CVD와 ALD 기술로 제작된 실용적 소자용 웨이퍼 스케일 2D 반도체 나노소재 개발 최신 발전을 개괄했습니다. 각 기술은 고유한 특징, 장점, 복잡성, 아키텍처, 매력을 가집니다. 2D 소재 증착 기술 급속한 발전에도 이 분야가 여전히 진행 단계임을 공정하게 말할 수 있습니다. 차세대 첨단 기능성 기기가 2D 반도체 기반일 경우 완전히 새로운 기능적 기회 개시 및 출시 가능합니다. 구체적으로, 각 2D 소재가 꽤 다른 기능성 가지므로 조합적 다중 적층 2D 나노소재 통해 이 기기들 뛰어난 성능 달성 가능합니다. 에너지 및 부피 측면에서 엄청난 이점 가진 다기능 나노소재 생성 가능합니다. 2D 소재 및 나노시트 라이브러리 정기적 업데이트 및 갱신 필요 예상됩니다. 또한 2D 소재 라이브러리 신규 소재 공급원 사용 혁신적 방법으로 확장 필요합니다.

또한 리뷰 언급된 2D 소재 제작 일부 단점은 나노인터페이스 형성 추가 지식 획득으로 해결 가능합니다. 이 경우 핵생성 단계와 에피택셜 성장은 계면층과 인터페이스 결함, 기계적 응력, vdW 헤테로구조 발생 가능 격자 변형 회피 또는 조정 위해 제어되어야 합니다. 이러한 적층 불완전성은 물리적 특성에 급격한 영향 미치므로, 최종 구조 구현 위해 반드시 해결되어야 합니다. 또한 두 층 사이 상대 회전 각도가 탄성 변형 직접 영향 미치므로, 이 조정으로 전체 구조 전자적 특성 맞춤 가능합니다. 이 점에서 ALD 제작 2D 헤테로구조 적층 배향 제어는 아직 탐구되지 않은 2D 소재 제작 허용하고 FET, 메모리스터, 저항 스위칭 메모리 셀, 마이크로전자기계 시스템 등 2D 전자 소자 제작 새 경로 규정할 것입니다. 연속 ALD 2D 층 제어 성장 위해 표면 기능화(화학적 또는 물리적) 필요할 수 있습니다. 결과적 vdW 유도 성장에도 2D 표면 댕글링 본드 부재가 후속 증착 억제할 수 있습니다. 따라서 근본 소재 고유 특성 보존하면서 ALD 핵생성 허용 위해 특정 기능화 실현 가능합니다.

다양한 2D 반도체 ALD 제작 추가 발전을 위해 새로운 ALD 전구체 개발되어 2D 나노소재 분야 ALD 기술 더 광범위한 확장 허용해야 합니다. 이 점에서 실리신, 저마넨, 포스포린, 텔루라이드 등 여러 예측 2D 소재가 적절한 전구체 부족으로 아직 ALD 제작되지 않았습니다. 또한 그래핀이 가장 연구된 2D 소재임에도 ALD 여전히 어렵고, CVD 기술로 얻은 품질보다 열등한 소재 품질 초래하는 유일한 ALD 공정만 가능함을 지적해야 합니다.

마지막으로, 많은 최근 발표 보고서 강조된 주요 과제 중 하나는 2D 나노소재 및 헤테로구조 다양한 산업 응용 전환입니다. 현재 CVD 생산 그래핀만 그러한 전환 중입니다. 따라서 ALD와 CVD 2D 나노소재, 특히 인테그레이터블 소자 위 결정립계 없는 웨이퍼 스케일 직접 성장 진전이 빠른 산업화와 상용화 가능하게 할 것 예상됩니다.