전계 효과 제어 사이리스터

기존 사이리스터 장치의 "구동"(게이트 트리거 전류) 요구 사항을 줄이기 위해 설계된 비교적 최근의 두 가지 기술은 MOS 게이트 사이리스터와 MOS 제어 사이리스터(MCT)입니다.

MOS 게이트 사이리스터

MOS 게이트 사이리스터는 MOSFET을 사용하여 표준 사이리스터 구조의 상위(PNP) 트랜지스터를 통해 전도를 시작하여 장치를 트리거합니다. MOSFET은 "구동"하기 위해 무시할 수 있는 전류가 필요하기 때문에(포화하게 함) 사이리스터를 전체적으로 트리거하기가 매우 쉽습니다. (아래 그림)

MOS 게이트 사이리스터 등가 회로

일반 SCR은 있는 그대로 "구동"하기가 매우 쉽다는 사실을 감안할 때 트리거를 시작하기 위해 훨씬 더 민감한 장치(MOSFET)를 사용하는 실질적인 이점은 논쟁의 여지가 있습니다. 또한 사이리스터의 게이트 입력에 MOSFET을 배치하면 이제 불가능합니다. 역 트리거 신호로 끕니다. 저전류 드롭아웃만이 이 장치가 래치된 후 전도를 멈추게 할 수 있습니다.

MOS 제어 사이리스터

틀림없이 더 큰 가치를 지닌 장치는 완전히 제어할 수 있는 사이리스터일 것이므로 작은 게이트 신호가 사이리스터를 트리거하고 강제로 끌 수 있습니다. 이러한 장치가 존재하며 이를 MOS 제어 사이리스터라고 합니다. , 또는 MCT . 공통 게이트 단자에 연결된 한 쌍의 MOSFET을 사용합니다. 하나는 사이리스터를 트리거하고 다른 하나는 "트리거 해제"합니다.

MOS 제어 사이리스터(MCT) 등가 회로

(음극에 대한) 양의 게이트 전압은 상부(N-채널) MOSFET을 켜고 "켜짐" 상태에서 트랜지스터 쌍을 래치하는 상부(PNP) 트랜지스터를 통해 기본 전류를 허용합니다. 두 트랜지스터가 완전히 래치되면 양극과 음극 사이에 전압 강하가 거의 없으며 제어된 전류가 최소(유지) 전류 값을 초과하는 한 사이리스터는 래치된 상태를 유지합니다. 그러나 음의 게이트 전압이 인가되면(래치된 상태의 음극과 거의 동일한 전압인 양극에 대해) 하부 MOSFET이 켜지고 하부(NPN) 트랜지스터의 베이스 사이가 "단락"됩니다. 및 이미 터 단자를 차단하여 강제로 차단합니다. NPN 트랜지스터가 차단되면 PNP 트랜지스터가 전도에서 떨어지고 전체 사이리스터가 꺼집니다. 게이트 전압은 MCT를 통한 전도(켜기 및 끄기)를 완전히 제어합니다.

그러나 이 장치는 여전히 사이리스터입니다. 게이트와 캐소드 사이에 0 전압이 적용되면 MOSFET이 켜지지 않습니다. 결과적으로 바이폴라 트랜지스터 쌍은 마지막 상태(히스테리시스)에 관계없이 유지됩니다. 따라서 게이트에 대한 짧은 양의 펄스는 MCT를 켜고 짧은 음의 펄스는 MCT를 강제로 끕니다. 적용된 게이트 전압이 없으면 이미 있는 상태로 유지됩니다. 본질적으로 MCT는 IGBT의 래칭 버전입니다. (절연 게이트 양극성 트랜지스터).

검토: