오늘날 RF/마이크로웨이브 PCB는 의료, 통신 등 수많은 휴대용 무선 장치와 상업 산업에서 널리 적용되고 있습니다. RF(무선 주파수)/마이크로웨이브 회로는 분포 상수 회로로 스킨 효과와 커플링 효과가 발생하기 쉬워 실제 PCB 설계에서 회로의 간섭과 복사를 제어하기 어렵습니다. 흔히 발생하는 문제로는 디지털 회로와 아날로그 회로 간의 교차 간섭, 전원으로 인한 노이즈 간섭, 부적절한 레이아웃으로 인한 유사한 간섭 문제 등이 있습니다. 따라서 PCB 설계에서 장단점을 균형 있게 조정하고 간섭을 최소화하는 것은 RF/마이크로웨이브 PCB 설계의 중요한 측면입니다.
모든 설계는 다르지만 경험은 훌륭한 스승이며 제조 엔지니어는 주요 함정에 대한 솔루션을 제공할 수 있습니다. 이 기사에서는 RF/마이크로웨이브 PCB에 대한 상세한 PCB 설계 가이드라인을 소개하고 논의합니다.
상대 유전율은 유전율과 진공 유전율의 비율을 의미합니다. RF/마이크로웨이브 PCB 설계에 적용되는 기판 재료의 상대 유전율은 공간과 무게 요구 사항을 충족하기 위해 충분히 높아야 합니다. 반면 고속 상호 연결과 같은 다른 애플리케이션에서는 허용 가능한 라인 폭과 임피던스 공차로 고임피던스 회로를 생성하기 위해 극도로 낮은 상대 유전율을 요구합니다.
최종 기판 재료를 결정하기 전에 보드 두께에 대한 특정 범위의 라인 폭, 회로 작동 주파수의 파장, 주요 컴포넌트의 대략적인 치수 등 일부 파라미터를 확인해야 합니다. 회로 보도 다이어그램 스케치를 그려 허용 가능한 최대 및 최소 상대 유전율을 설정해야 합니다.
또한 기판 재료 제조사가 제공하는 상대 유전율 편차가 충분히 낮아 전기적 성능이 공차 범위 내에 있도록 해야 합니다.
유전체 손실은 손실 탄젠트와 상대 유전율에 관한 함수입니다. 일부 기판 재료의 경우 단위 길이당 유전체 손실이 더 짧은 라인의 적용으로 상쇄될 수 있으며, 이는 도체 손실도 감소시킬 수 있어 고주파 상황에서 도체 손실이 명확해질 때 매우 중요합니다. 따라서 일부 회로의 컴포넌트 손실 파라미터를 추정할 때 주어진 주파수에서 단위 라인 길이당 일반적인 손실 대신 단위 길이당 또는 주파수당 손실을 추정합니다.
특정 주파수 범위 내에서 기판 재료 손실은 입력/출력 전력 요구 사항을 충족하고 열 방산 문제를 피할 수 있을 만큼 충분히 낮아야 합니다. 또한 필터 같은 일부 회로 요소의 전력 응답은 날카로운 주파수 롤오프 특성을 유지하여 전기적 성능 요구 사항을 충족해야 합니다. 당연히 유전체 손실은 이 주파수 특성에 영향을 미칩니다.
기판 재료 두께는 다음 설계 요소와 관련됩니다:
인쇄 회로 기판 제조 및 작동 환경은 기판 재료 선택에 제약을 가합니다. 고려해야 할 주요 재료 성능은 다음과 같습니다:
중요한 고주파 전기적 특성에는 특성 임피던스(Z₀), 감쇠 계수(α), 신호 전송 속도(v)가 포함됩니다. 특성 임피던스와 신호 전송 속도는 유효 상대 유전율에 의해 결정되며, 신호 손실은 감쇠 계수에 의해 결정됩니다.
스트라이프라인(아래 섹션 a에서 정의 소개), 마이크로스트립, 바이폴라 펄스, 그루브 등 가능한 모든 전송 구조 중에서 스트라이프라인과 마이크로스트립이 마이크로웨이브 회로 설계에 가장 널리 적용되며 일반적으로 연성 베이스 재료에 의존합니다. 스트라이프라인이든 마이크로스트립이든 그라운드 거리와 도체 폭의 비율, 도체 두께, 커플링 도체 간 거리는 특성 임피던스와 감쇠 계수에 강한 영향을 미칩니다. 특정 주파수 범위와 전송 라인 구조에서 감쇠 계수, 상대 유전율, 특성 임피던스는 주파수 의존성을 가질 수 있습니다.
스트라이프라인이나 마이크로스트립의 단면 크기가 유전체 내 파장보다 크면 다른(고차) 전송 모드가 중요해져 전송 라인의 전기적 성능이 약화됩니다. 신호 속도와 주파수가 상승함에 따라 전송 라인의 치수는 고차 모드를 피하기 위해 비례적으로 감소해야 하며, 주어진 특성 임피던스를 유지하면서 더 얇은 기판 재료의 적용이 필요합니다.
스트라이프라인은 신호 라인과 이에 평행한 두 개의 더 넓은 그라운드가 신호 라인을 사이에 두고 클램핑하는 전송 라인 구조입니다. 아래 그림은 IPC-2252에서 발췌한 단면도의 전형적인 스트라이프라인을 보여줍니다.
스트라이프라인의 특성 임피던스 공식은 좁은 신호 라인과 넓은 신호 라인의 두 가지 측면으로 분류됩니다.
Y 값은 다음 공식에 따릅니다: 
이 공식에서 
, t는 동박 두께 (m)를 나타냅니다.
이 공식에서 C_f는 프린지 정전용량을 나타내며 다음 공식에 따릅니다:
신호 라인이 그라운드(또는 전원) 사이에 있지만 중앙 위치에 있지 않을 때 스트라이프라인 계산 공식은 수정되어야 합니다. 수정 과정에서 신호 라인과 더 가깝고 더 먼 그라운드 간의 커플링 차이를 고려해야 합니다. 신호 라인이 중심의 1/3 범위 내에 있으면 신호 라인이 중심에 있다는 가정으로 인한 편차는 매우 작습니다.
신호 라인 간 높은 커플링이 요구될 때 비대칭 스트라이프라인 구조를 의존해야 하며, 유전체로 분리된 서로 다른 표면에 위치한 두 신호 라인을 타협합니다. 커플링은 평행 라인이나 교차 라인을 통해 수행됩니다. 고주파 회로 설계에서 커플링이 필요하지 않으면 수직으로 교차하는 신호 라인 구조는 작동하지 않습니다.
마이크로스트립은 신호 라인과 이에 평행한 그라운드를 포함하는 전송 라인 구조 유형입니다.
마이크로스트립의 특성 임피던스 공식은 도체 두께가 없는 단일 유전체만 포함하는 단순한 마이크로스트립 모델을 기반으로 합니다. 공식은 공식 7과 같습니다.
이 공식에서 공식 8, Z 뒤의 두 번째 "0"과 "1"은 제로 도체 두께와 유전체 유형을 나타냅니다. 따라서 u 값이 1 미만일 때 이 모델의 정확도는 0.01%보다 우수합니다. u 값이 1000 미만일 때 정확도는 0.03%보다 우수합니다.
설계 요소 중 치수와 공차 설계는 매우 중요합니다. 현장 설계에서 양측 공차와 진위치 공차가 일반적으로 적용됩니다.
단순히 표시된 진위치 치수와 공차는 제조업체가 위치와 치수의 편차를 임의의 비율로 배열할 수 있게 하여 일반적으로 제조성을 향상시킵니다. 따라서 설계자는 기능 요구 사항을 보장하고 제조업체에게 제조 공정에서 정확도가 가장 낮은 부분에서 선행 편차를 배열할 수 있는 충분한 자유를 제공합니다.
위치 공차 능력은 주로 재료 유형, 두께, 컴포넌트 전체 크기에 의존합니다. 0.254mm(0.01인치)의 진위치 직경이 가장 흔하고 얻기 가장 쉽습니다. 공차 요구 사항이 0.152mm(0.006인치)보다 높아야 할 때 제조성이 타협됩니다. 그러나 적절하게 요구될 때 최대 재료 조건을 요구하여 제조업체가 구멍 직경 오차와 위치 오차의 균형을 맞춰 제조성을 높일 수 있도록 해야 합니다.
최소 구멍 직경은 전체 재료 두께에 의해 결정됩니다. 종횡비는 보통 난이도 계수를 나타내는 데 사용되며, 재료 두께와 구멍 직경의 비율입니다. 예를 들어 종횡비가 5:1이고 스트라이프라인 회로 보드 두께가 3.3mm(0.13인치)라면 최소 구멍 직경은 0.66mm(0.026인치)임을 나타냅니다.
일반적으로 약 3의 종횡비는 제조가 더 쉽고, 5는 더 어렵고, 10은 극도로 어렵고 때로는 제조가 불가능합니다. 간단히 말해, 높은 종횡비의 도금 관통 홀은 얇은 재료에서 더 쉽게 제조되는 반면, 높은 종횡비의 드릴 홀은 더 어렵게 제조됩니다. 직경 0.33mm(0.013인치) 미만의 홀을 드릴링할 때 드릴 파손과 홀 거칠기가 실제 문제입니다. 또한 높은 종횡비의 홀은 세척, 활성화, 금속화하기 어렵습니다. 용액의 분산성으로 인해 금속화가 홀 내부에서 고르게 분포되지 않습니다. 제한된 분산성은 원자와 분자의 홀 내부 물질 전달을 감소시키고 원래 도금 전류 분포를 복잡하게 만듭니다.
다층 PCB에서 도금 에징은 모드 억제 도금 관통 홀을 줄이기 위한 허용 가능한 기술입니다. 도금 에지 설계는 전체 보드의 탭을 연결하는 역할을 하는 3~4개의 6.4mm(0.25인치) 폭 커넥터를 포함해야 합니다. 결과적으로 수많은 탭을 전체 보드 형태로 제조할 수 있습니다. 도금 에징은 상단 또는 하단 레이어의 최소 1.3mm(0.050인치) 폭과 겹쳐야 더 강한 기계적 접착력을 가집니다. 금속화 두께는 최소 0.025mm(0.001인치)여야 합니다.
도금 전에 모든 금속 표면과 노출된 유전체는 전기 도금이나 전도성이 없는 코팅층으로 덮입니다. 그런 다음 필요한 두께의 구리를 전체 보드나 그래픽에 도금합니다.
일반적으로 패널 도금은 두께 균일성이 엄격하게 요구될 때 최적의 선택입니다. 이미지가 도금 분포에 영향을 주지 않기 때문입니다. 또한 두꺼운 금속화가 필요할 때 패널 도금은 이미지 간 브리징이 형성되지 않으면서 많은 양의 금속을 침전시킬 수 있습니다. 반대로 이미지 도금은 트레이스 폭/간격 공차가 높은 엄격함을 요구할 때만 최적의 선택으로 간주될 수 있습니다. 에칭되어야 할 동박이 같은 두께의 기판 재료에 의해 함께 모이기 때문입니다.
최종 제조 정확도는 이미징과 에칭의 편차 합입니다.
크랙은 고밀도 회로에서 라인보다 이미징하고 에칭하기 더 어렵습니다. 가능하다면 고밀도 회로에서 크랙을 라인보다 넓게 조절할 필요가 있습니다. 라인과 크랙 폭이 0.10mm(0.004인치) 미만이면 제조성이 감소합니다.
동박 두께의 절반보다 작은 라인을 얻는 것은 극적으로 어렵습니다. 즉, 0.035mm(0.0014인치) 라인은 0.5oz[0.017mm(0.00067인치)] 동박에 완벽하게 작동하고, 0.070mm(0.0028인치) 라인은 1oz[0.035mm(0.0014인치)] 동박에 완벽하게 작동합니다. 일반적으로 요구되는 동박 두께를 줄이는 것이 최선입니다.
넓은 간격으로 분리된 좁은 라인은 조밀한 미세 라인보다 에칭하기 쉽습니다. 라인이 방향을 바꿀 때 날카로운 각도는 곡선 전환이나 45° 각도보다 에칭하기 더 어렵습니다.
요약하자면, 우수한 기판 재료 결정, 합리적이고 과학적인 전기적 특성 수정, 기타 중요한 측면의 배치는 신뢰할 수 있는 최종 제품을 완전히 기대할 수 있는 정확한 RF/마이크로웨이브 PCB 설계로 이어질 것입니다.
산업기술
인서트 몰딩은 오버몰딩과 관련이 있지만 몇 가지 핵심 측면에서 구별되는 사출 성형 공정입니다. 오버몰딩이 더 단단한 플라스틱 기판 위에 두 번째 수지를 주입하는 것(인체 공학적 장치, 전동 공구 그립, 고무 가스켓을 기존 파트 위에 직접 몰딩하여 추가 수작업 없이 만들 수 있게 함)을 의미하는 반면, 인서트 몰딩은 플라스틱 소재가 주입되기 전에 사전 성형된 구성 요소(일반적으로 금속)를 몰드에 로드하는 관행입니다. 사출 성형에서 인서트를 사용하는 기술은 설계자와 엔지니어가 플라스틱 파트에 나사산 금속 인서트를 효율적으로 추가하거나,
2016년 3월 15일 PCB 제조 및 어셈블리 서비스 제공업체는 누군가의 아이디어를 현실로 구현하는 큰 책임을 집니다. PCB 설계 및 제조 공정의 각 단계에는 다른 파일과 정보가 필요합니다. 따라서 PCB 문서화는 제조업체에게 고객이 정확히 무엇을 원하는지 전달하는 데 도움이 됩니다. 그리고 필요한 정보를 미리 준비하면 전체 리드타임을 단축할 수 있습니다. 이는 더 쉽고 빠르며 정확한 견적을 받을 수 있게 할 뿐만 아니라 오류 없는 PCB 설계 및 제조를 보장합니다. PCB 설계에 필수적인 문서 항목 인쇄 회로 기판을 효율적으
