인쇄 회로 기판(PCB) 내부 인쇄 라인은 레퍼런스 그라운드 보드 상대적 기생 파라미터를 가지며, 기능 신호가 PCB 내부에서 전송될 때 동일 네트워크 내 동일 등전위 노드가 더 이상 등전위가 아닙니다. PCB 내부 전류 i는 소스 단에서 시작하여 일련의 캐리어를 통과해 신호 소스로 돌아가 신호를 형성합니다. 또한 i는 낮은 임피던스 경로를 따라 흐르는 경향이 있어 임피던스 안정성과 함께 i는 보통 변하지 않습니다.
그림 1은 공통 모드 간섭이 PCB 내부에서 차동 모드 간섭으로 변환되는 과정을 나타냅니다. id는 PCB 내부 흐르는 차동 모드 전류, icom은 외부 PCB에서 레퍼런스 그라운드 보드를 통해 PCB 내부로 유입되거나 PCB 내부에서 레퍼런스 그라운드 보드를 통해 PCB 내부로 복귀하는 공통 모드 전류를 의미합니다. 고주파 icom은 두 경로를 가집니다: 첫째는 GND에서 시작하여 PCB 내부 A점에서 B점으로, 둘째는 포트 S₁에서 정전용량 C를 통해 PCB 내부로 A점에서 B점으로. 그라운드 임피던스 ZAB는 ΔuAB 생성을 유도하므로 정상 신호가 IC₂로 전달될 때 신호 변형이 발생하고 공통 모드 간섭이 차동 모드 간섭으로 변환되어 u₂ = u₁ - ΔuAB 공식에 기반해 정상 신호에 영향을 미칩니다.
따라서 icom이 I/O 포트나 공간 복사를 통해 PCB 내부로 진입하면 PCB 신호 라인上の 차동 모드 필터 커패시턴스는 간섭을 그라운드로 바이패스시킬 수 있습니다. 이 결과의 전제 조건은 그라운드가 신호 리턴에 대해 저임피던스로 간주되고 전류가 항상 저임피던스 방향으로 흐른다는 것입니다.
고주파 신호에 의한 EMC 발생 이유는 신호 레퍼런스 레벨 그라운드가 저임피던스 특성을 유지하지 못하기 때문입니다. 레퍼런스 레벨 임피던스 ZGND가 증가함에 따라 신호 전송 품질도 저하됩니다. 고주파 간섭 문제 해결을 위해 EMC 설계에서 필터, 그라운드, 차폐 등 "그라운드"와 밀접하게 연결된 공통 방법이 사용됩니다.
필터는 그라운드로의 커패시터로 간주될 수 있으며, 두 구조 중 하나는 X 커패시터를 신호 레퍼런스 그라운드에 연결하고 다른 하나는 Y 커패시터나 PCB 내부 다른 그라운드 연결로 신호를 금속 쉘에 연결하는 것입니다. 차폐는 PCB 그라운드의 공간 확장으로 간주될 수 있습니다. 필터나 차폐 목적은 고주파 공통 모드 간섭이 저임피던스 바이패스를 통과하도록 하여 정상 작동 신호로 유입되지 않게 하는 것입니다. 마찬가지로 이러한 모든 방법은 그라운드가 저임피던스를 가지지 않으면 작동하지 않습니다.
그림 2는 그라운드 임피던스가 회로 필터에 미치는 영향을 나타냅니다. icom은 IC₁→IC₂→IC₁ 순서로 흐르며 점 P로 흐를 때 IC₁과 C₁ 분기 회로로 흐르며 A점에서 B점으로 흐릅니다. 점 A와 B 사이 임피던스 ZAB가 점 P와 IC₁ 사이 임피던스보다 훨씬 작으면 icom은 점 P에서 A로 흐르고 IC₁ 필터가 실현됩니다. icom이 점 B로 흐르면 B→C와 B→Q 분기 회로가 발생합니다. PCB 레이아웃이 잘 제어되지 않으면 점 B와 C 사이 임피던스 ZBC가 ZC2+ZQ보다 훨씬 큽니다. ZQ는 점 Q와 IC₂ 사이 임피던스를 의미합니다. 원래 IC₂ 전용이었던 커패시턴스가 신호 침입 간섭 역할을 하며 icom이 C₂를 통해 IC₂ 입력 포트로 역류합니다.
레퍼런스 레벨을 저임피던스로 만들기 위해 보통 면(surface)으로 설계합니다. 일반적으로 길이-폭 비율이 5 미만인 도체는 엔지니어링 분야에서 저임피던스로 간주됩니다. 인쇄 라인 임피던스는 길이 정도나 두께에 의해 결정되지 않습니다. 전통적 PCB 설계 원칙에서 아날로그 회로 단일 포인트 접지가 대대적으로 권장되므로 디지털 회로 다중 포인트 접지와 디지털 모듈 회로 혼합 접지는 더 이상 EMC 문제 처리에 적용되지 않습니다.
모든 신호 리턴이 통합된 저임피던스 그라운드를 특징으로 하도록 보장하기 위해, 4층 또는 다층 보드(통합 그라운드 플레인 포함)가 요구사항을 충족할 수 있는 반면 저비용 단면 보드는 불가능합니다. 비용 제한으로 이중층 보드를 사용해야 할 경우 PCB 내부 신호를 위해 상대적으로 통합된 그라운드 플레인을 설계해야 합니다. 실제 적용에서 PCB 그라운드 임피던스는 형상뿐만 아니라 신호 와이어 비아 홀, 크랙, 슬롯팅에 의해 영향을 받습니다. 그림 3a와 3b는 각각 불량하고 우수한 저임피던스 그라운드 플레인 설계를 보여줍니다.
이 그림에서 모든 부품은 PCB 앞면에 있고 그라운드 플레인은 뒷면에 있습니다. 칩들은 앞면 인쇄 라인 ab로 연결되고 cd는 뒷면 인쇄 라인입니다. 외부 고주파 공통 모드 간섭 압력 하에서 cd에 의해 형성된 슬롯팅은 인쇄 라인 리턴 ZGND 증가를 유도합니다. ZGND는 신호 전송 과정에서 변동하여 신호 품질 저하를 초래합니다. 따라서 PCB 레이아웃 설계에서 cd 사이 인쇄 라인 레이어들을 비아 홀을 통해 반복 교환하여 ZGND를 감소시킬 수 있습니다. 또한 민감한 신호를 가진 두 ICS를 함께 배치하여 그라운드가 국부적으로 상대적으로 통합된 그라운드 플레인이 되게 하여 신호 전송 과정에서 신호가 간섭받지 않도록 할 수 있습니다. 비아 홀을 과도한 밀도로 배치할 수 없으며, 그렇지 않으면 그라운드 플레인 크랙도 유발되어 ZGND 상승을 초래합니다.
EMC 설계는 4층 PCB에 가장 적합합니다. EMS 관점에서 금속 쉘이나 국부 민감 회로 금속 쉘 차폐가 간섭 문제를 해결할 수 있습니다. EMI 관점에서 때때로 4층 보드가 복사 방출 제한 요구사항을 충족하지 못해 레이어 수를 늘려야 합니다. 다층 보드는 고속 신호가 전송 과정에서 더 작은 신호 루프 면적을 보장하고 고속 신호 리턴에 저임피던스를 제공할 수 있습니다.
PCB 적층 설계 기본 원칙은 고속 신호 레이어와 전원 플레인을 그라운드 플레인에 인접하게 배치하는 것입니다. 그림 4는 4층 및 6층 보드 적층 설계를 보여줍니다. 그림 4a S₁은 고속 신호 레이어를 의미하며 그림 4b, 4c, 4d는 세 가지 일반적인 6층 PCB 설계입니다.
3가지 6층 PCB 설계 중 설계 b가 최악이며 S₂ 레이어가 고속 신호 레이어여야 합니다. 설계 c와 d에서 S₂ 레이어가 고속 신호 레이어입니다. 설계 c가 최선인데 각 신호 레이어가 그라운드 플레인과 밀접하게 인접하여 최단 신호 리턴 경로를 보장하고 S₂와 P 레이어가 GND₁과 GND₂에 의해 차폐되기 때문입니다. 설계 c와 비교해 설계 d에서 S₃은 GND 레이어에서 멀고 P는 설계 c가 유발하는 양면 효과 대신 단면 효과만 도달할 수 있습니다.
안테나 기본 기능은 무선 전파를 방사하고 수신하는 것입니다. 방사 과정에서 고주파 전류가 전자기파로 변환되고, 수신 과정에서 전자기파가 고주파 전류로 변환됩니다. EMC 분야 복사는 주로 원거리 복사(far-field radiation)를 의미합니다. 안테나 형성은 두 기본 조건에 의존합니다: RF 신호 소스와 RF 신호 소스에 연결된 일정 길이 도체. 엔지니어링 분야에서는 도체 길이가 l = λ/20 공식에 부합할 때 안테나 효과가 발생한다고 믿습니다. l = (λ/4)n일 때 안테나 효과가 가장 크며 n은 자연수입니다.
신호가 PCB 내부에서 전송될 때 내부 루프는 루프 안테나와 같은 효과를 가집니다. 루프 면적이 클수록 안테나 효과도 커집니다. 엄격한 PCB 루프 제어는 차동 모드 간섭을 효과적으로 막을 수 있으며 이는 실현 가능합니다. 그러나 인쇄 라인 길이 증가는 명백한 막대 안테나 효과를 유발하므로 PCB 레이아웃에서 상호 연결 신호 길이를 최대한 줄여야 합니다.
PCB 내부에서 전송되는 고 du/dt 신호 리턴 경로上に 상대적으로 높은 ZGND가 발생하면 공통 모드 구동 소스 ucom이 발생하며 icom이 ZGND를 지나 연결된 인쇄 라인이나 I/O 케이블과 함께 외부로 복사될 수 있습니다.
PCB가 상대적으로 크기가 작으면 내부 인쇄 라인이 길이 제한으로 안테나 방사 요구사항에 도달할 수 없습니다. 이 조건에서 I/O 케이블을 인쇄 라인 확장으로 간주하여 방사 요구사항을 충족할 수 있습니다. I/O 케이블과 직접 연결이 없더라도 I/O 케이블 간 크로스토크 결합을 막아야 합니다.
EMC가 주로 고주파 공통 모드 신호를 논의하므로 분포 파라미터는 PCB 내부와 외부에서 피할 수 없습니다. PCB와 레퍼런스 그라운드 간 용량성 결합이 발생하며 분포 정전용량은 플레이트 정전용량과 최소 공간 내 자연 정전용량으로 구성됩니다. 플레이트 정전용량은 PCB 크기에 정비례하고 PCB와 그라운드 간 거리에 반비례합니다. 최소 공간 내 자연 정전용량은 PCB 내부 인쇄 라인 등가 직경에 정비례합니다. 따라서 PCB가 어디에 배치되든, 심지어 무한히 먼 그라운드에서도 내부 인쇄 라인과 그라운드 간 분포 정전용량은 항상 존재합니다. PCB에서 상대적으로 통합된 GND 플레인 레퍼런스 그라운드 보드 분포 정전용량은 약 10pF이고 내부 인쇄 라인 레퍼런스 그라운드 보드 분포 정전용량은 약 0.001pF~0.1pF 또는 더 낮습니다. PCB 중앙 인쇄 라인 분포 정전용량은 PCB 에지 인쇄 라인보다 훨씬 낮습니다.
PCB 내부 결합은 용량성 결합과 유도성 결합으로 구성되며 이론은 그림 5에 표시됩니다.
이 그림에서 AB와 CD 모두 평행 인쇄 라인으로 두 라인 간 간격이 작습니다. Z₀는 신호 라인 1 캐리어를 의미하며 Z₁과 Z₂는 각각 신호 라인 2 캐리어를 의미합니다. 그림 5a에서 인쇄 라인 AB上の 신호 피크 전압이 u, 신호 상승 시간 Δt, 각주파수 ω일 때 Z₂ 전압은 uv = [Z₁Z₂/(Z₁+Z₂)]cΔu/Δt입니다. c 값이 매우 낮지만 Δu/Δt 값은 매우 높을 수 있고 그 곱은 피할 수 없습니다. 그림 5b에서 AB上の 신호 피크 전류가 Ic, 신호 상승 시간 Δt, 각주파수 ω일 때 두 인쇄 라인 간 상호 인덕턴스 m은 CD上に 유도 전압 uv = mωic를 통과시킵니다. m 값이 매우 작지만 신호 주파수가 증가할 수 있으므로 그 곱은 피할 수 없습니다.
결과적으로 용량성 결합과 유도성 결합 모두 두 인쇄 라인 분포 파라미터 c나 m과 관련됩니다. PCB 레이아웃에서 평행 라인 간 거리 증가로 c와 m 값을 줄일 수 있습니다. 실제 회로에서 용량성 결합이 디지털 회로 대부분을 차지하고 PCB 플레인이 매끄럽지 않거나 슬롯팅 또는 크랙이 존재하면 유도성 크로스토크가 용량성 크로스토크보다 더 큰 영향을 미칩니다. 그러나 PCB 면적 제한으로 크로스토크를 단순히 평행 라인 간 거리 확대로만 처리할 수 없습니다. 두 인접 평행 라인 간 최소 분포 파라미터를 유지하기 위해 투영 영역에 통합 플레인 설계를 배치하고 상하단에 그라운드 레이어를 두는 것이 최선입니다.
크로스토크 정도는 신호 주파수, 신호 상승 에지 시간, 신호 라인 간 거리, 구동 포트, 수신 포트 전기적 특성, PCB 레이어 수 등 많은 요소에 의해 결정됩니다. 인쇄 라인 아래 통합 그라운드 플레인 설정과 신호 간 실드 그라운드 와이어 추가로 크로스토크를 감소시킬 수 있습니다.
PCB 레이아웃 과정에서 두 측면이 크로스토크 방지에 유익합니다. 첫째, 민감한 내부 회로와 외부 회로 차단. 둘째, 내부 회로나 노이즈 회로와 다른 신호 간 크로스토크 차단. 실제 PCB 레이아웃에서 동일 레이어 또는 다른 레이어 간 상세 테스트를 수행하여 크로스토크 위험 존재 여부 탐지해야 합니다.
고감도 신호 라인이나 고 du/dt, di/dt 신호 라인이 PCB 에지 따라 배치되면 PCB 중앙 배치된 것보다 더 많은 EMC 위험을 겪습니다. 에지 신호 라인은 더 큰 기생 커패시턴스로 고주파 간섭 수신이나 외부 복사하기 더 쉽습니다.
PCB 면적 제한으로 설계 파일에서 20H 원칙에 따라 PCB 레이아웃하기 극도로 어렵습니다. "패킷(Packet)"을 사용하여 간섭과 외부 복사 감소 가능합니다. 패킷 라인은 두께와 형상 등 구체적 요구사항 충족할 필요 없습니다. 보통 신호 라인이 PCB 에지 너무 가까워 동도금할 때 7~10밀 범위 그라운드 라인을 실드로 추가할 수 있습니다.
PCB가 고속 디지털 회로와 저레벨 아날로그 신호를 보유할 때 나쁜 PCB 레이아웃 하에서 디지털 노이즈에 의해 아날로그 신호에 크로스토크가 보통 생성됩니다. 디지털과 아날로그 회로 간 상호 간섭은 다음 이유들로 발생합니다. 첫째, 기생 커패시턴스와 기생 인덕턴스에 의한 크로스토크 노이즈. 둘째, 전원 리플과 디지털 칩 전원 나쁜 디커플링으로 전원 노이즈 유발. 셋째, 그라운드 임피던스와 시스템 그라운드 위치가 노이즈 유발. 노이즈 문제는 전원, 신호, 그라운드 순서로 처리해야 합니다.
산업기술
제품 레이아웃(Product layout)은 세 가지 기본 생산 및 제조 플랜트 레이아웃 중 하나입니다. 이 설계에서 작업장의 장비와 공정 배치는 최종 제품의 필요를 중심으로 분배됩니다. 각 작업장은 특정 순서로 완료할 작은 작업을 부여받습니다. 이 작업이 완료되면 작업물은 순서상 다음 작업장으로 넘어가 추가 조립됩니다. 조립 라인에서의 작동 방식 제조 조립 라인 설정에서 이 설계의 작업물은 컨베이어를 따라 개별 작업장을 지나갑니다. 개별 작업장을 지날 때 작업장 작업자는 스티커 부착이나 볼트 조임 같은 작은 작업을 완료합니다. 이
전자 제조 공정 전체의 생산성을 개선하고 싶으신가요? 전자제품 테스트는 많은 기업의 병목 현상입니다. 테스트는 제품 품질을 보장하는 필수 단계지만 많은 시간이 소요됩니다. 부가가치가 없는 작업으로서 이를 개선하기 어렵게 만듭니다. 효율적인 테스트 달성은 많은 전자 제조업체의 과제입니다. EETimes가 몇 년 전 보도한 바와 같이 검증 병목이 해결되지 않으면 미래 전자 시스템 비용이 급증할 것이다. 이 기사는 특별히 SoC(System-on-Chip) 검증을 언급했지만, 이 병목은 여전히 전자 산업 전반에 존재합니다. 로봇은 더 효
