전자 제품에서 부품 응용을 잘 구현할 수 있는 플랫폼으로서 PCB(인쇄 회로 기판)는 부품 간 전기적 연결의 핵심 역할을 하며 전자 장치나 장비의 기반을 이룹니다. 따라서 PCB의 성능과 품질이 전자 제품의 성능과 품질을 직접 결정합니다. 마이크로일렉트로닉스 기술의 급속한 발전과 함께 수많은 전자 제품이 함께 작동하면서 상호 간 간섭이 점점 심해지고 있습니다. 또한 PCB 밀도 증가로 인해 PCB 설계 품질이 간섭 정도와 내간섭성을 결정하는 중요한 역할을 합니다. 그 결과 부품 선정과 회로 설계 외에도 우수한 부품 레이아웃과 배선이 회로의 최적 성능 요구 시 PCB EMC(전자기 호환성) 설계에 기여합니다.
EMC는 장치나 시스템이 전자기 환경에서 정상적으로 작동하면서 주변 장치나 시스템에 용납할 수 없는 전자기 간섭을 발생시키지 않는 능력을 의미합니다. 전자기 간섭은 비정상적으로 높은 동작 주파수나 용납할 수 없는 레이아웃 또는 배선 등 여러 이유로 발생하며, 주로 이 세 가지로 요약됩니다. 피할 수 없는 고주파(RF) 배경에서 설계자는 PCB 설계 시 EMC 관점에서 부품 레이아웃, 배선, 전원 및 접지 설계에 집중해야 합니다. 또한 레이어 수가 다른 PCB에 대해 서로 다른 설계 요소를 고려하여 최적의 성능을 달성해야 합니다.
모든 회로에는 공통 모드(CM) 전류와 차동 모드(DM) 전류가 포함됩니다. 둘 다 RF 전송 정도를 결정합니다. 사실 둘 사이에는 엄청난 차이가 있습니다. 한 쌍의 리드나 트레이스와 레퍼런스 리턴 소스가 주어지면 두 유형의 전류 모두 사용할 수 있습니다. 일반적으로 DM 신호는 데이터나 유용한 정보를 전달합니다. 그러나 공통 모드는 DM 전류의 부작용으로 EMC에 가장 많은 문제를 야기합니다. DM 전송은 보통 선간 전송으로 정의되고, CM 전송은 보통 선-접지 전송으로 정의됩니다. 폐루프에서 생성되는 최대 전계 강도는 공식 
로 계산할 수 있습니다. E는 최대 전계 강도(μV/m), r은 폐루프와 측정 안테나 간 거리(m), f는 주파수(MHz), Iₛ는 전류(mA), A는 루프 면적(cm²)입니다.
위 공식에서 알 수 있듯이 전계 강도는 루프 면적에 정비례합니다. 소스 전류 감소 외에 루프 면적을 축소하여 DM 전송 레벨(TL)을 줄여야 합니다.
서로 다른 임피던스를 가진 두 신호선이 있을 때 DM과 CM은 상호 변환될 수 있습니다. 임피던스는 주로 물리적 배선과 관련된 리드나 빗살 모양 커패시터와 인덕터에 의해 결정됩니다. 대다수 PCB 배선에서 기생 커패시턴스와 인덕턴스는 최소한으로 잘 제어되어 CM과 DM 생성을 방지해야 합니다. 따라서 환경에 민감한 회로는 특정 방법을 통해 균형을 이루어 각 도체의 리드나 빗살 모양 커패시턴스가 기생 커패시턴스와 동등해지도록 해야 합니다.
CM과 DM 전류 및 RF 간섭을 방지하는 기본 지침은 전류 용량 상쇄 또는 전류 용량 최소화입니다. 전류가 트레이스를 흐르면 자기력선이 생성되어 전기장이 발생합니다. 두 필드 모두 RF 에너지를 복사할 수 있습니다. 자기력선이 상쇄되거나 최소화되면 RF 에너지가 더 이상 존재하지 않게 되어 결국 간섭을 방지합니다. 구체적인 조치나 준수할 규칙은 이 문서의 뒷부분에서 논의하겠습니다.
PCB 설계의 중요한 요소로서 크로스토크는 전체 공정의 각 링크에서 신중하게 고려해야 합니다. 크로스토크는 트레이스, 리드, 케이블 다발, 부품 또는 전자기 간섭의 영향을 받는 다른 전자 부품 간 원치 않는 전자기 커플링을 의미합니다.
주요 EMI(전자기 간섭) 전송 방식인 크로스토크는 트레이스 간 간섭을 유발하는 경향이 있습니다. 크로스토크는 커패시턴스 커플링과 인덕턴스 커플링으로 분류됩니다. 전자는 보통 트레이스가 다른 트레이나 레퍼런스 평면 위에 위치하기 때문에 발생합니다. 후자는 보통 트레이스가 물리적으로 서로 가깝기 때문에 발생합니다. 평행 트레이스의 경우 크로스토크는 순방향과 역방향 두 가지 모드를 가집니다. PCB의 경우 역방향 크로스토크가 순방향보다 더 고려할 가치가 있습니다. 회로에서 전원과 간섭받는 트레이스 간 임피던스가 클수록 크로스토크 레벨은 높아집니다. 인덕턴스 크로스토크는 트레이스 간 에지-투-에지 거리를 늘리거나 트레이스와 레퍼런스 평면 간 거리를 최소화하여 제어할 수 있습니다.
디지털 신호의 속성은 구형파이며, 구형파 신호는 기본파와 수많은 고조파 사인파로 구성됩니다. 푸리에 변환을 적용하여 디지털 신호의 주파수 범위 파형을 얻을 수 있습니다. 따라서 펄스 반복 주기가 짧을수록 반복 주파수가 높아지고 고조파 주파수도 높아집니다. 이론적으로 구형파 상승 시간은 0이므로 고조파 함량은 무한합니다. 하지만 상승 에지와 하강 에지를 모두 가진 사다리꼴 파형입니다.
푸리에 변환은 직사각형 펄스를 코사인 또는 사인파로 분해하며, 공식 
을 따릅니다. 이 방정식에서 ADₙ은 각 코사인 파형의 진폭, n은 고조파 파동 수, w는 각주파수를 나타냅니다.
인덕터와 커패시터로 구성된 저역 통과 필터는 고주파 간섭 신호를 필터링할 수 있습니다. 라인의 기생 인덕턴스는 전원 공급을 늦추어 구동 장치의 출력 전류를 감소시킵니다. 디커플링 커패시터의 적절한 배치와 인덕터 및 커패시터의 에너지 저장 기능 적용으로 온/오프 순간에 장치에 전류를 공급할 수 있습니다. DC 루프에서 부하 변화는 전원 노이즈를 유발합니다. 디커플링 커패시터 구성은 부하 변화로 인한 노이즈 생성을 방지할 수 있습니다.
전자 장치에서 접지는 간섭 제어의 중요한 방법입니다. 접지가 차폐 조치와 올바르게 결합되면 대부분의 간섭 문제가 해결됩니다.
회로 레이아웃은 전자기 간섭 정도와 간섭 저항 강도를 직접 결정합니다. 적절한 레이아웃은 회로 효율을 높일 뿐만 아니라 전체 시스템의 EMC도 개선합니다. 단위 회로 동작 주파수가 높을수록 속도가 빨라지고 신호 스펙트럼이 더 다양해집니다. 결과적으로 고주파 성분 비율이 높을수록 간섭이 강해집니다. 주파수 관점에서 먼저 고주파 회로, 다음 중주파 회로, 마지막으로 저주파 회로 순입니다. 로직 속도 관점에서는 먼저 고속 회로, 다음 중속 회로, 마지막으로 저속 회로 순입니다. 이에 따라 회로 레이아웃은 다음 설계에 따라 구현해야 합니다.
주파수나 속도별 분류 외에도 기능과 유형을 분류 기준으로 사용할 수 있습니다. 취해야 할 구체적인 조치는 이 문서의 나머지 부분에서 곧 논의될 것입니다. 계속 읽으시면 자세한 내용을 얻을 수 있습니다.
회로의 EMC 성능을 해치는 간섭 소스들이 밝혀졌으므로, 해당 소스들에 부합하는 EMC 관점의 설계 규칙을 수립해야 합니다. 여기 EMC 성공을 위한 PCB 설계 규칙이 있습니다.
비정상적으로 큰 보드의 경우 배선이 길어져 임피던스 증가, 내노이즈성 저하, 제조 비용 상승을 초래합니다. 비정상적으로 작은 보드의 경우 열 방출에 문제가 생기고 인접 트레이스 간 크로스토크가 발생하기 쉽습니다. 권장 PCB 크기는 직사각형으로 길이와 폭 비율이 3:2 또는 4:3입니다. 또한 보드 크기가 200mm×150mm를 초과하면 보드가 견디는 기계적 강도를 고려해야 합니다. 따라서 PCB 제조사의 보드 치수 한계를 아는 것이 매우 중요합니다. 예를 들어 PCBCart는 최소 6×6mm, 최대 600×700mm 회로 기판을 생산할 수 있습니다. 맞춤형 PCB 제조 역량에서 자세한 내용을 확인하세요.
부품 레이아웃 설계 시 파티셔닝을 신중하게 고려해야 합니다. 디지털 회로, 아날로그 회로, 노이즈 소스는 보드에서 독립적으로 배치해야 하며, 고주파 회로는 저주파 회로와 격리해야 합니다. 또한 강/약 신호의 부품 분포와 신호 전송 방향 문제에 주의해야 합니다.
각 기능 회로의 핵심 부품을 중심으로 레이아웃을 구성하여 부품이 동일한 방향을 따라 단단하고 콤팩트하게 배치되도록 해야 합니다. 신호 간 커플링 형성을 방지하기 위해 간섭에 쉽게 영향을 받는 부품들은 이웃해 배치하지 않아야 합니다.
민감 신호 부품은 전원과 고전력 장치에서 멀리 떨어뜨려야 하며, 민감 신호선은 고전력 장치를 가로지르지 않아야 합니다. 열에 민감한 부품은 발열 장치에서 멀리, 온도 민감 부품은 가장 낮은 온도 영역에 배치해야 합니다.
높은 전위차를 가진 부품 간 거리를 늘려 단락 발생 가능성을 피해야 합니다. 또한 고전력 부품은 테스트 시 손으로 닿을 수 없는 곳에 배치하고 절연 보호를 거쳐야 합니다.
스루홀 하나는 0.5pF 분포 커패시턴스를 가져오므로, 스루홀 감소는 동작 속도 향상에 유리합니다.
이산 부품에 비해 IC 부품은 우수한 패키징, 적은 솔더 조인트, 낮은 고장률 등의 장점으로 우선 선택되어야 합니다. 또한 신호 슬로프가 상대적으로 느린 장치를 선택하여 신호가 생성하는 고주파 구간을 줄여야 합니다. 표면 실장 부품 적용으로 배선 길이를 줄이고 임피던스를 낮춰 EMC를 개선할 수 있습니다.
부품은 동일 분류 기준으로 배치해야 합니다. 호환되지 않는 부품들은 독립적으로 배치하여 공간상에서 서로 간섭하지 않도록 해야 합니다.
15g 초과 부품은 지지대로 고정되기 전까진 솔더링하지 않아야 합니다. 크고 무거우면서 많은 열을 발생시키는 부품은 보드에 조립하지 말고 완제품 박스의 바닥 보드에 조립해야 합니다. 또한 방열을 보장하고 열 민감 부품을 발열 부품에서 멀리 떨어뜨려야 합니다.
포텐쇼미터, 가변 인덕턴스 코일, 가변 커패시터, 마이크로 스위치 같은 가변 부품의 경우 전체 시스템의 구조적 요구 사항을 고려해야 합니다. 내부 조정이 필요하면 회로 기판에, 외부 조정이 필요하면 기계 보드와 호환되는 위치에 배치해야 합니다.
일반적인 배선 규칙은 다음 순서를 따릅니다:
위 일반적인 배선 규칙 외에 무시해서는 안 될 세부 사항들:
부적절한 전원 설계는 큰 노이즈 생성을 초래하여 결국 제품 성능을 저하시킵니다. 불안정한 전원을 초래하는 두 가지 주요 요인:
그 결과 PCB 설계 시 전원 무결성을 완전히 고려해야 하며, 다음 규칙도 준수해야 합니다.
IC 칩 전원 양단에 0.01μF~0.1μF 커패시턴스의 디커플링 커패시터를 브리징하면 보드 전체의 노이즈와 서지 전류를 크게 줄일 수 있습니다. 전류 보상이 충족되면 디커플링 커패시턴스가 낮을수록 좋습니다. 리드 인덕턴스가 낮아 마운팅 커패시터를 최적으로 사용해야 합니다.
전원을 필터링하는 가장 효과적인 방법은 AC 전원 공급 와이어에 필터를 배치하는 것입니다. 리드 간 상호 커플링이나 루프 발생을 방지하기 위해 필터의 입출력 라인은 회로 기판 양쪽에서 향하게 하고 리드는 가능한 한 짧게 해야 합니다.
전원 보호 설계는 과전류 보호, 저전압 알림, 소프트 스타트, 과전압 보호를 포함합니다. 과전류 보호는 PCB 전원 섹션에서 퓨즈 적용으로 달성할 수 있습니다. 퓨즈가 용융 과정에서 다른 모듈에 영향을 주지 않도록 입력 전압도 설계하여 커패시턴스를 유지해야 합니다. 우발적인 과전압으로 부품이 손상되지 않도록 배전선과 접지 전위 사이에 방전관, 바리스터 같은 보호 소자로 등전위를 설정하여 과전압 보호를 달성해야 합니다.
전위 기준점이 되는 등전위 장치에서 접지선은 불변 전위를 가집니다. 접지선의 점들 간 전위를 미터로 측정하면 상대적으로 큰 차이를 관찰할 수 있으며, 이는 결국 회로 작동 시 오류를 유발합니다.
접지선에 의한 EMI의 주된 이유는 접지선의 임피던스에 있습니다. 전류가 접지선을 흐르면 전압이 발생하는데, 이것이 실제 그라운드 노이즈입니다. 이런 전압 구동 하에서 접지선 루프 전류가 발생하여 그라운드 루프 간섭을 생성합니다. 두 회로가 동일한 접지선을 공용으로 사용하면 공통 임피던스 커플링이 발생합니다.
그라운드 루프 간섭 해결책에는 그라운드 루프 절단, 그라운드 루프 임피던스 추가, 평형 회로 적용이 있습니다. 공통 임피던스 커플링 극복 방법은 공용 접지선 임피던스 감소 또는 병렬 단일 포인트 접지입니다. 접지선 설계 구체적 규칙은 다음과 같습니다.
회로 기판에 아날로그 회로와 리니어 회로가 모두 있다면 서로 격리해야 합니다. 저주파 회로는 단일 포인트 병렬 접지에 더 의존해야 합니다. 실제 배선 과정에서 문제가 발생하면 직렬 접지를 부분적으로 구현한 후 병렬 접지를 할 수 있습니다. 고주파 회로는 다중 포인트 직렬 접지에 의존하는 경향이 있으며 접지선은 짧고 두껍게 해야 합니다. 고주파 부품 주변에 그리드 형태 동박을 대면적으로 적용해야 합니다.
접지선은 가능한 한 두껍게 하여 PCB 허용 전류의 2배 전류가 흐를 수 있게 함으로써 내노이즈성을 높여야 합니다. 동박을 부어 접지선을 만들 경우 데드 코퍼를 피해야 합니다. 또한 유사 기능의 동박들은 굵은 리드로 서로 연결하여 접지선 품질을 보장하고 노이즈를 줄여야 합니다.
디지털 회로만 포함된 회로 기판의 경우 접지 회로를 원형 루프로 설계하여 내노이즈 능력을 높일 수 있습니다.
레이어 수 측면에서 단층 PCB, 양층 PCB, 다층 PCB가 있습니다.
중저밀도 배선이나 저무결성 회로에 적용 가능합니다. 제조 비용 고려 시 대부분 가전 제품은 단층 또는 양층 PCB에 의존합니다. 하지만 구조적 결함으로 인해 많은 EMI를 발생시키며 외부 간섭에도 민감합니다.
고밀도 배선과 고무결성 칩 회로에 더 많이 적용됩니다. 따라서 신호 주파수가 높고 전자 부품이 고밀도로 분포할 때 최소 4층 PCB를 선택해야 합니다. 다층 PCB 설계에서 전원 평면과 그라운드 평면을 구체적으로 배치하고 신호선과 접지선 간 거리를 줄여야 합니다. 그 결과 모든 신호의 루프 면적을 크게 감소시킬 수 있습니다. EMC 관점에서 다층 PCB는 복사를 효과적으로 줄이고 내간섭 능력을 개선할 수 있습니다.
단층 PCB는 보통 수백 kHz 저주파에서 작동합니다. 많은 고주파 설계 조건이 RF 회로 리턴 부족, 완전 폐쇄에 필요한 제어 조건, 명백한 스킨 이펙트, 불가피한 자기 및 루프 안테나 이슈 같은 저주파 한계로 제한되기 때문입니다. 따라서 단층 PCB는 정전기, 빠른 펄스, 복사 또는 전도 RF 같은 RF 간섭에 민감한 경향이 있습니다. 단층 PCB 설계에서는 신호 무결성과 단자 매칭을 고려하지 않습니다. 먼저 전원과 접지선 설계, 그 다음 고위험 신호 설계로 접지선 옆에 배치해야 합니다. 가까울수록 좋습니다. 마지막으로 기타 라인 설계입니다. 구체적 설계 조치에는:
PCB EMC 설계는 기술, 지식, 경험의 복잡성에서 비롯됩니다. 이 문서에 나열된 모든 설계 규칙은 엔지니어들이 EMC 설계에서 최초 성공을 보장하기 위한 기초적이고 개념적인 가이드라인을 제공하는 것을 목표로 합니다. 사실 우수한 EMC 설계는 엔지니어가 가능한 한 많은 요소를 보드 설계에 고려하고, 그것들이 무엇인지 알고 어떻게 대응해야 하는지 아는 것을 요구합니다.
산업기술
QFN 개요 전자 부품 패키지 기술이 소형화, 경량화, 고성능화 방향으로 발전함에 따라 부품 기능 밀도를 높이고 입출력 단자 간 간격을 줄이는 것이 전자 부품의 발전 추세가 되었으며, 이는 SMT(표면 실장 기술)가 특징인 자동 조립 기술로 가장 잘 구현됩니다. 부품 표면 실장을 구현하기 위한 첫 단계는 PCB에 해당 패드를 제조하여 구조화된 PCB를 얻는 것입니다. 그런 다음 스텐실 인쇄 기술로 PCB 패드 표면에 솔더 페이스트를 도포합니다. 마지막으로 가열하여 솔더 페이스트를 액체 상태로 만들어 부품 핀과 PCB 패드 사이에 액
EMC의 기본 원칙 EMC(Electro-Magnetic Compatibility, 전자파 적합성)는 전자기기가 동일한 전자기 환경에서 서로 간섭 없이 각자의 기능을 정상적으로 수행할 수 있는 공존 상태를 의미합니다. 즉, EMC는 전자기기들이 전체 시스템에서 서로 호환되어 독립적이고 정상적으로 작동할 수 있도록 합니다. EMC는 EMI(Electro-Magnetic Interference, 전자파 간섭)를 제어함으로써 달성되며, EMI 도입, 연구, 대책, 관리 등 일련의 연구와 함께 발전해 왔습니다. EMC의 두 가지 기본 원
