산업 제조
산업용 사물 인터넷 | 산업자재 | 장비 유지 보수 및 수리 | 산업 프로그래밍 |
home  MfgRobots >> 산업 제조 >  >> Industrial programming >> verilog

Verilog 시간 형식

Verilog timescale 지시문은 시뮬레이션을 위한 시간 단위와 정밀도를 지정합니다.

Verilog $timeformat 시스템 기능은 %t를 지정합니다. $display과 같은 표시 문의 형식 지정자 보고 스타일 및 $strobe .

구문

  
  
$timeformat(<unit_number>, <precision>, <suffix_string>, <minimum field width>);

  

단위 번호 시간 단위
-3 1ms
-6 1us
-9 1ns
-12 1ps
-15 1fs

예시 #1:1ns/1ps

다음은 $timeformat 시간 단위 표시 형식에 영향을 줍니다.

  
  
`timescale 1ns/1ps

module tb;
  bit 	a;
  
  initial begin
    
    // Wait for some time - note that because precision is 1/1000 of
    // the main scale (1ns), this delay will be truncated by the 3rd
    // position
    #10.512351;
    
    // Display current time with default timeformat parameters
    $display("[T=%0t] a=%0b", $realtime, a);
    
    // Change timeformat parameters and display again
    $timeformat(-9, 2, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);
    
    // Remove the space in suffix, and extend fractional digits to 5
    $timeformat(-9, 5, "ns");
    $display("[T=%0t] a=%0b", $realtime, a);
    
    // Here suffix is wrong, it should not be "ns" because we are
    // setting display in "ps" (-12) 
    $timeformat(-12, 3, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);
    
    // Correct the suffix to ps
    $timeformat(-12, 2, " ps");
    $display("[T=%0t] a=%0b", $realtime, a);
  end
endmodule

  
시뮬레이션 로그
xcelium> run
[T=10512] a=0
[T=10.51 ns] a=0
[T=10.51200ns] a=0
[T=10512.000 ns] a=0
[T=10512.00 ps] a=0
xmsim: *W,RNQUIE: Simulation is complete.

예시 #2:1ns/100ps

다음은 다른 시간대를 사용하여 위와 동일한 예입니다.

  
  
`timescale 1ns/100ps

  
시뮬레이션 로그
xcelium> run
[T=105] a=0
[T=10.50 ns] a=0
[T=10.50000ns] a=0
[T=10500.000 ns] a=0
[T=10500.00 ps] a=0
xmsim: *W,RNQUIE: Simulation is complete.

예시 #3:100ns/1ns

  
  
`timescale 100ns/1ns

  

#1은 100ns를 나타내므로 #10은 1000ns를 산출합니다.

시뮬레이션 로그
xcelium> run
[T=1051] a=0
[T=1051.00 ns] a=0
[T=1051.00000ns] a=0
[T=1051000.000 ns] a=0
[T=1051000.00 ps] a=0
xmsim: *W,RNQUIE: Simulation is complete.


verilog

  1. Verilog 튜토리얼
  2. Verilog 연결
  3. Verilog 할당
  4. Verilog 차단 및 비 차단
  5. Verilog 기능
  6. Verilog 작업
  7. Verilog 게이트 레벨 예
  8. Verilog 클록 생성기
  9. Verilog 수학 함수
  10. Verilog 타임스케일 범위