산업 제조
산업용 사물 인터넷 | 산업자재 | 장비 유지 보수 및 수리 | 산업 프로그래밍 |
home  MfgRobots >> 산업 제조 >  >> Industrial programming >> VHDL

Modelsim 시뮬레이션 중 VHDL 변수 확인하는 방법

시뮬레이션 파형에서 VHDL 변수 보는 법

Modelsim에서 시뮬레이션 중 VHDL 변수를 볼 수 있는 방법이 있지만, 쉽게 만들어두지는 않았습니다. Modelsim에서 Objects 창에는 변수가 절대 표시되지 않습니다.

Modelsim Objects 창, 변수 없음

변수를 보려면 먼저 프로세스(processes)를 표시해야 합니다. 보고 싶은 변수가 있는 설계를 우클릭하세요. Show 메뉴로 가서 Processes가 체크되어 있는지 확인하세요.

설계에서 프로세스 보는 법

이렇게 하면 설계 아래에 프로세스 이름들이 나타납니다(프로세스에 라벨을 붙이는 것이 좋은 이유 중 하나입니다).

프로세스 표시됨

이제 Locals를 봐야 합니다. 변수는 자신이 생성된 프로세스 밖에서는 존재하지 않기 때문에 Local입니다. 즉, 하나의 프로세스에 지역적(local)입니다. 이는 Modelsim의 View 메뉴에서 설정합니다. Locals가 체크되어 있는지 확인하세요.

Modelsim에서 Locals 활성화하는 법

이제 변수를 볼 수 있어야 합니다. 보고 싶은 변수를 생성한 프로세스를 클릭하세요. 그 프로세스에 지역적인 모든 변수가 Locals 창에 나타납니다. 이 변수들을 파형 창(Waveform window)으로 클릭 앤 드래그하면 파형에서 볼 수 있습니다.

Modelsim Locals 창에 변수 표시됨

최종 그림은 파형에 변수가 표시된 모습입니다. 같은 시뮬레이션을 반복 실행한다면 파형을 .do 파일로 저장해 두세요. 그러면 향후 Modelsim 파형 창에 변수를 추가할 때 이 단계를 반복할 필요가 없습니다.

Modelsim 파형 창에 변수 표시됨

VHDL

  1. VHDL Case-When 문 마스터하기: 효율적 멀티플렉서 설계
  2. 블록 RAM의 사인파로 LED 호흡 효과 구현하기
  3. VHDL 문자열 리스트 구현: 모범 사례와 예제
  4. VHDL Signed vs Unsigned 타입 마스터하기: 실전 인사이트
  5. VHDL PWM 컨트롤러 구현: 설계, 시뮬레이션, FPGA 데모
  6. VHDL 동시 문장(Concurrent Statements) 마스터하기: 실전 가이드
  7. PSL로 VHDL 모듈 형식 검증 마스터하기
  8. VHDL Signed/Unsigned 타입 마스터하기: 실전 가이드
  9. VHDL 타입 변환 종합 가이드: Numeric_Std와 Std_Logic_Arith 패키지
  10. VHDL이란? 하드웨어 기술 언어 실용 가이드