4H-SiC PiN 다이오드 특성에 대한 자외선 조사의 영향

무전하를 포함한 표면 음전하에 대한 시뮬레이션된 항복 전압 대 JTE 주입 농도, 1 × 10 ¹¹ cm ⁻² , 5 × 10 ¹¹ cm ⁻² , 1 × 10 ¹² cm ⁻² , 5 × 10 ¹² cm ⁻² 및 1 × 10 ¹³ cm ⁻² 각각

그림 5는 차단 특성에서 전기장 프로파일에 대한 음의 표면 전하 축적의 영향을 비교합니다. 4H-SiC PiN 다이오드의 공핍 영역 진화에 따른 전계 분포는 그림 5a에 나와 있습니다. 음전하가 5 × 10 ¹² 으로 증가할 때 cm ⁻² SiO₂에서 /SiC PiN의 /SiC(JTE 구조 영역) 계면에서 N 드리프트 층의 양전하가 계면 표면으로 수집되어 공핍 영역이 크게 확장됩니다[16]. 그림 5b는 표면 음전하 밀도가 1 × 10 ¹¹ 인 JTE/n-드리프트 영역 접합 아래의 전기장 절단선을 보여줍니다. 및 5 × 10 ¹² cm ⁻² . 1 × 10 ¹¹ 의 낮은 표면전하의 경우 cm ⁻² , 최대값이 2.5MV/cm이고 항복 전압이 약 8kV인 가장자리 종단 영역에 심한 전계 크라우딩이 나타납니다. 전하 밀도가 5 × 10 ¹² 으로 증가함에 따라 cm ⁻² , 피크 전계는 2.2 MV/cm로 떨어지고 에지 종단 영역에서 전계 밀집은 이에 비해 억제된다. 한편, 전계 분포는 더 균일하고 항복 전압은 분명히 증가합니다. 따라서 표면 음전하는 공핍의 확장을 야기하고 전계 밀집을 완화하여 항복 전압의 개선을 초래할 수 있습니다.

표면 음전하 밀도가 1 × 10 ¹¹ 인 SiC PiN의 시뮬레이션된 전기장 분포 cm ⁻² 및 5 × 10 ¹² cm ⁻² :a 공핍 영역 진화에 따른 전기장 분포 b JTE/n-드리프트 영역 접합 아래의 전기장 컷라인. 임플란트 농도는 6 × 10 ¹⁶ 을 사용합니다. cm ⁻³

조사 유도 전자 결함 생성의 물리적 메커니즘을 추가로 검증하기 위해 SiO₂의 더 나은 전기적 특성화 자세한 내용을 조사하려면 /SiC 인터페이스가 필요합니다. 4H-SiC SiC-MOS 커패시터에 대한 DLTS 스펙트럼은 그림 6과 같이 UV 조사 전후에 15V에서 2V로의 공핍을 특징으로 합니다. UV 조사 후 각각 210K 및 490K에 위치합니다. 음의 DLTS 피크는 P1 및 P2 레벨이 전자 트랩임을 나타냅니다. 광범위하고 유의미한 P2 레벨은 피크 진폭의 현저한 증가를 나타내며, 이는 전자 트랩의 농도가 UV 조사에 의해 증가됨을 의미합니다. 게다가, DLTS 신호는 충전 시간에 비례하여 증가하여 점 결함보다는 계면 결함과 같은 확장된 결함의 트랩 충전 동역학 특성을 나타내는 것으로 밝혀졌습니다. 삽입물은 계면 상태 밀도 대 활성화 에너지 E_T의 분포를 보여줍니다. . 인터페이스 상태 밀도는 \(D_{{{\text{it}}}} =\varepsilon_{{{\text{sic}}}} C_{{{\text{ACC}}}} AN_{{ \text{D}}} \Delta C/\left[ {C_{R}^{3} kT} \right]\) [17]. 그림에서 인터페이스 결함이 E에서 밴드갭의 에너지 밴드를 발생시키는 것을 볼 수 있습니다. _C − 0.65eV ~ E _C − 1.25eV 및 밀도가 2 × 10 ¹² 에서 크게 증가했습니다. cm ⁻² eV ⁻¹ ~ 6 × 10 ¹² cm ⁻² eV ⁻¹ 자외선 조사 후. 과도 커패시턴스 측정, 고해상도 투과 전자 현미경 및 밀도 기능 이론 계산 결합, Dong et al. 이 경계면 결함은 경계면에서 음으로 하전된 과량의 split-interstitial carbon에서 비롯된 것이라고 제안했습니다[18]. 210k의 P1 피크는 E의 전자 트랩에 해당합니다. _C − 0.41eV. 그 농도는 UV 조사 후 본질적인 변화를 나타내지 않으며 잠정적으로 P1 트랩을 SiC 에피층의 점 결함에 할당합니다. 그러나 원자 구성은 여전히 ​​불분명하며 향후 조사에서 명확해질 필요가 있습니다.

UV 조사 전후의 4H-SiC PiN 다이오드에 대한 DLTS 스펙트럼. 삽입물은 D를 표시합니다. UV 조사 전후의 4H-SiC PiN 다이오드 분포