자외선 조사로 4H-SiC PiN 다이오드 차단 전압 향상: 실험 및 시뮬레이션 통찰

초록

본 연구는 184.9nm 자외선(UV) 조사가 고전압 4H-SiC PiN 다이오드 정적 성능에 미치는 영향을 조사합니다. 순방향 도통 특성은 노출 후 거의 변하지 않으나, 역방향 차단 전압은 현저히 상승합니다. TCAD 시뮬레이션은 표면 음전하 증가로 인한 공핍 영역 확장이 이 개선의 원인임을 시사합니다. 심준위 과도 분광법(DLTS)은 UV 유도 심준위 결함이 포획된 음전하를 지배해 차단 전압을 높임을 확인합니다. 이 발견은 UV 조사가 SiC 전력 소자 특성 조절에 강력한 도구임을 강조합니다.

서론

실리콘 카바이드(SiC)는 넓은 밴드갭, 뛰어난 임계 전기장, 높은 전자 포화 속도, 우수한 열전도율로 차세대 고전력, 고온 전자소재로 급부상하고 있습니다[1-4]. SiC 소자는 1kV 이상 전압, 100A 초과 전류, 200℃ 이상 동작 온도를 요구하는 응용에서 실리콘 대응품을 대체할 태세입니다. 단극 SiC 소자가 상당한 진전을 보인 반면, 양극 구조 특히 4H-SiC PiN 다이오드는 전도도 변조 이점으로 스마트 그리드, 에너지 저장, 펄스 전력 시스템용 초고전압 정류를 가능케 합니다[5-8].

SiC 전력 소자 제조에는 건식 식각, 스퍼터 증착 등 플라즈마 기반 기술이 흔히 쓰이나, 이는 손상을 입히고 전기적 성능 저하를 초래할 수 있습니다[9,10]. 선행 연구는 고에너지 UV 노출이 이온 폭격과 플라즈마 광방출로 SiC MOSFET 성능 저하[11,12], 펄스 UV 레이저가 SiC MOS 구조에서 계면 산화물 트랩 생성[13]을 보고했습니다. 그러나 UV 조사가 SiC PiN 다이오드에 미치는 영향은 미탐구 영역으로, 순방향 및 역방향 특성에 미치는 영향에 대한 체계적 조사가 필요합니다.

본 연구에서는 4H-SiC PiN 다이오드를 184.9nm UV 빛에 노출시켜 순방향 도통과 역방향 차단 전압 변화를 평가했습니다. TCAD 시뮬레이션으로 표면 전하 축적 역할 규명, DLTS 측정으로 SiO₂/SiC 계면 상태 변화 특성화. 실험-시뮬레이션 결합 접근으로 UV 조사가 순방향 도통 저하 없이 심준위 결함 생성으로 차단 전압을 유의미하게 향상시킴을 밝혀냈습니다.

방법

조사된 4H-SiC PiN 다이오드는 4° 오프축 고도핑 n형 4H-SiC(0001) 기판 위에 2µm 버퍼층(1×10¹⁸cm⁻³)과 60µm n-드리프트층(2×10¹⁴cm⁻³) 에피택셜 성장. 2µm p⁺ 양극(2×10¹⁹cm⁻³)이 구조 상부 캡핑. 에피택시 후 2.5µm 높이, 300µm 직경 격리 메사를 유도결합 플라즈마 식각(SF₆/O₂)으로 정의, 이중 Al 이온주입 JTE(1×10¹⁷cm⁻³)로 에지 전계 집중 완화. 1650℃, 30분 Ar 분위기에서 활성화. 40nm SiO₂ 열산화막(1100℃, 3시간)은 1시간 SiO₂ 성장과 HF 딥 후 형성해 깨끗한 표면 보장. Ni/Ti/Al 및 Ni 전극(양극/음극) 각 800℃, 1000℃ 어닐링, 특정 저항 1×10⁻⁵Ωcm²(n형), 3.75×10⁻⁵Ωcm²(p형). 두꺼운 Al 오버레이와 폴리이미드 캡슐화로 고전압 시험 중 전면 보호. SiC-MOS 커패시터는 n형(7×10¹⁵cm⁻³) 에피택셜 층 제작해 DLTS 분석 플랫폼 제공.

다이오드와 MOS 커패시터를 184.9nm(수은 램프)로 72시간 공기 중 무바이어스 조사. 조사 후 전기적 측정은 웬트워스 프로브와 Agilent B1505A 시스템 사용. DLTS 특성화는 PhysTech FT-DLTS 시스템으로 역바이어스 V_R=15V, 펄스 전압 V_P=2V, 1.5초 펄스 폭 조건 수행.

결과 및 논의

그림 2,3은 D1, D2 소자(직경 3.5mm, 활성 영역 ~10mm²) UV 조사 전후 특성 비교. 순방향 전압 강하는 거의 변화 없음(100A/cm²에서 ≈3.95V), UV 노출이 도통 경로 영향 없음 확인. 반면 D1 차단 전압 7.0kV→9.2kV(Δ=2.2kV) 상승, D2도 1.7kV 향상돼 60µm 드리프트층 이론치 9.7kV 근접. 초기 ~70% 이론 차단 전압은 비최적 JTE 이온주입 반영 가능.

표면 트랩은 전기장 분포에 심대한 영향 미쳐 역방향 차단 결정. 고에너지 UV(≥5eV)는 긴장된 C-C 결합을 전자 트랩으로 전환, 음성 계면 전하 증가, 플랫밴드 전압 양방향 이동[11,12]. DLTS 스펙트럼(그림 6)서 210K(P1), 490K(P2) 두 전자 트랩 관찰. P2 트랩 진폭이 조사 후 현저히 증가해 심층 결함 밀도 증가 나타냄. 증가된 고정 전하 밀도가 드리프트층 양성 캐리어를 계면으로 끌어당겨 공핍 폭 확장, 전계 균질화(그림 4-5).

결론

184.9nm UV 조사는 4H-SiC PiN 다이오드 순방향 도통 저하 없이 차단 전압을 선택적으로 향상시킵니다. 메커니즘은 SiO₂/SiC 계면에서 UV 유도 심준위 결함이 음전하 축적, 드리프트층 캐리어 계면 유인, 공핍 영역 확장으로 이어집니다. 이 전하 재분배가 에지 전계 완화, 소자 차단 전압을 이론적 한계 근접시킵니다. 이 통찰은 SiC 전력 소자 성능 최적화를 위한 제어된 UV 공정 길 열었습니다.

데이터 및 재료 가용성

모든 데이터는 제한 없이 이용 가능합니다.