접합 전계 효과 트랜지스터

전계 효과 트랜지스터는 1926년과 1933년에 Julius Lilienfeld에 의해 미국 특허에서 제안되었습니다(1,900,018). 게다가, Shockley, Brattain, Bardeen은 1947년에 전계 효과 트랜지스터를 연구하고 있었습니다. 그러나 극도의 어려움으로 인해 바이폴라 트랜지스터를 대신 발명하게 되었습니다. Shockley의 전계 효과 트랜지스터 이론은 1952년에 발표되었습니다. 그러나 John Atalla가 작동 장치를 생산한 1960년까지는 재료 처리 기술이 충분히 성숙하지 않았습니다.

전계 효과 트랜지스터 (FET)는 단극입니다. 한 종류의 전하 캐리어만을 사용하여 전류를 전도하는 장치. N형 반도체 슬래브를 기반으로 하는 경우 캐리어는 전자입니다. 반대로 P형 기반 장치는 구멍만 사용합니다.

FET 작동

회로 수준에서 전계 효과 트랜지스터 작동은 간단합니다. 게이트에 적용된 전압 , 입력 요소, 채널의 저항을 제어합니다. , 게이트 영역 사이의 단극 영역. (아래 그림) N-채널 장치에서 이것은 말단에 단자가 있는 약간 도핑된 N-형 실리콘 슬래브입니다. 출처 배출 터미널은 각각 BJT의 이미 터 및 콜렉터와 유사합니다. N-채널 소자에서 슬래브 중앙의 양쪽에 있는 두꺼운 P형 영역은 제어 전극인 게이트 역할을 합니다. 게이트는 BJT의 베이스와 유사합니다.

"깨끗함은 경건함 다음이다"는 전계 효과 트랜지스터 제조에 적용됩니다. 클린룸 밖에서 바이폴라 트랜지스터를 만드는 것은 가능하지만 , 전계 효과 트랜지스터의 필수품입니다. 이러한 환경에서도 오염 제어 문제로 인해 제조가 까다롭습니다. 단극 전계 효과 트랜지스터는 개념적으로 간단하지만 제조하기가 어렵습니다. 오늘날 대부분의 트랜지스터는 집적 회로에 포함된 전계 효과 트랜지스터의 다양한 금속 산화물 반도체(나중 섹션)입니다. 그러나 개별 JFET 장치를 사용할 수 있습니다.

접합 전계 효과 트랜지스터 단면.

적절하게 바이어스된 N-채널 접합 전계 효과 트랜지스터(JFET)가 위의 그림에 나와 있습니다. 게이트는 소스-드레인 반도체 슬래브에 대한 다이오드 접합을 구성합니다. 게이트는 역 바이어스됩니다. 소스와 드레인 사이에 전압(또는 저항계)이 적용되면 도핑으로 인해 N형 막대가 어느 방향으로든 전도됩니다. 전도에는 게이트 바이어스도 게이트 바이어스도 필요하지 않습니다. 그림과 같이 게이트 접합을 형성하면 역 바이어스 정도에 따라 전도를 제어할 수 있습니다.

아래 그림 (a)는 게이트 접합의 공핍 영역을 보여줍니다. 이는 P형 게이트 영역에서 N형 채널로 정공이 확산되어 접합부에 비전도성 공핍 영역이 있는 접합부에 대한 전하 분리가 발생하기 때문입니다. 공핍 영역은 무거운 게이트 도핑과 가벼운 채널 도핑으로 인해 채널 측면으로 더 깊숙이 확장됩니다.

N-채널 JFET:(a) 게이트 다이오드에서 공핍. (b) 역 바이어스 게이트 다이오드는 공핍 영역을 증가시킵니다. (c) 역 바이어스를 증가시키면 공핍 영역이 확대됩니다. (d) 역 바이어스를 증가시키면 S-D 채널이 핀치오프됩니다.

공핍 영역의 두께는 적당한 역 바이어스를 적용하여 위의 그림 (b)를 증가시킬 수 있습니다. 이것은 채널을 좁혀 드레인 채널에 대한 소스의 저항을 증가시킵니다. (c)에서 역 바이어스를 증가시키면 공핍 영역이 증가하고 채널 폭이 감소하며 채널 저항이 증가합니다. (d)에서 역 바이어스 VGS를 높이면 핀치오프됩니다. 채널 전류. 채널 저항은 매우 높을 것입니다. 핀치오프가 발생하는 이 VGS는 핀치오프 전압인 VP이다. 일반적으로 몇 볼트입니다. 요약하면 채널 저항은 게이트의 역 바이어스 정도에 따라 제어할 수 있습니다.

소스와 드레인은 서로 교환할 수 있으며 소스 대 드레인 전류는 낮은 수준의 드레인 배터리 전압(<0.6V)에 대해 어느 방향으로든 흐를 수 있습니다. 즉, 드레인 배터리는 저전압 교류 소스로 대체될 수 있다. 높은 드레인 전원 공급 장치 전압의 경우 소신호 장치의 경우 10볼트까지 극성이 아래 그림(a)에 표시된 대로여야 합니다. 이전 그림에 표시되지 않은 이 드레인 전원 공급 장치는 공핍 영역을 왜곡하여 게이트의 드레인 측에서 확대합니다. 이것은 몇 볼트에서 수십 볼트에 이르는 일반적인 DC 드레인 공급 전압에 대한 보다 정확한 표현입니다. 드레인 전압(VDS)이 증가함에 따라 게이트 공핍 영역이 드레인 쪽으로 확장된다. 이것은 좁은 채널의 길이를 증가시켜 저항을 약간 증가시킵니다. 큰 저항 변화는 게이트 바이어스의 변화로 인해 발생하기 때문에 "약간"이라고 말합니다. 아래 그림 (b)는 (a)의 실리콘 단면과 비교한 N-채널 전계 효과 트랜지스터의 개략도를 보여줍니다. 게이트 화살표는 접합 다이오드와 같은 방향을 가리킵니다.

"포인팅" 화살표 및 "비포인팅" 바는 각각 P 및 N형 반도체에 해당합니다.

(a) 단면, (b) 회로도 기호에서 드레인에서 소스로 N-채널 JFET 전류 흐름.

위의 그림은 (+) 배터리 단자에서 FET 드레인으로의 큰 전류 흐름을 보여줍니다. 소스에서 빠져 나와 (-) 배터리 단자로 돌아갑니다. 이 전류 흐름은 게이트 전압을 변경하여 제어할 수 있습니다. 배터리와 직렬로 연결된 부하는 변화하는 게이트 전압의 증폭된 버전을 봅니다.

P 채널 전계 효과 트랜지스터도 사용할 수 있습니다. 채널은 P형 재료로 만들어집니다. 게이트는 많이 도핑된 N형 영역입니다. 모든 전압 소스는 널리 사용되는 N 채널 장치와 비교하여 P 채널 회로(아래 그림)에서 반전됩니다. 또한 화살표는 P-채널 전계 효과 트랜지스터의 회로도 기호(b) 게이트 바깥쪽을 가리킵니다.

P-채널 JFET:(a) N-채널 장치와 비교한 N-형 게이트, P-형 채널, 역 전압 소스. (b) 회로도에서 역 게이트 화살표 및 전압 소스를 참고하십시오.

양의 게이트 바이어스 전압이 증가함에 따라 P 채널의 저항이 증가하여 드레인 회로의 전류 흐름이 감소합니다.

이산 소자는 아래 그림과 같은 단면으로 제조됩니다. 개략 기호에 대응하도록 배향된 단면은 반도체 웨이퍼에 대해 거꾸로 되어 있습니다. 즉, 게이트 연결이 웨이퍼 상단에 있습니다. 게이트는 큰 공핍 영역에 대한 채널로 구멍을 잘 확산시키기 위해 P+로 많이 도핑됩니다. 이 N-채널 장치의 소스 및 드레인 연결은 많이 도핑되어 있으며 N+는 연결 저항을 낮춥니다. 그러나 게이트를 둘러싼 채널은 게이트의 구멍이 채널로 깊숙이 확산될 수 있도록 가볍게 도핑됩니다. N-영역입니다.

접합 전계 효과 트랜지스터:(a) 개별 소자 단면, (b) 개략 기호, (c) 집적 회로 소자 단면.

3개의 FET 단자는 모두 집적 회로 버전의 다이 상단에서 사용할 수 있으므로 금속화 층(도시되지 않음)이 여러 구성 요소를 상호 연결할 수 있습니다. (위 그림(c)) 집적 회로 FET는 높은 게이트 입력 저항을 위해 아날로그 회로에 사용됩니다. 게이트 아래의 N-채널 영역은 게이트 주변의 고유 영역이 채널을 제어하고 핀치오프할 수 있도록 매우 얇아야 합니다. 따라서 채널의 양쪽에 있는 게이트 영역은 필요하지 않습니다.

앉아

<강한>

접합 전계 효과 트랜지스터(정적 유도 유형):(a) 단면, (b) 회로도 기호.

SIT(정적 유도 전계 효과 트랜지스터)는 게이트가 내장된 단채널 소자입니다. (위 그림) 소신호 장치와 반대되는 전원 장치입니다. 낮은 게이트 저항과 낮은 게이트 대 소스 커패시턴스는 빠른 스위칭 장치를 만듭니다. SIT는 수백 암페어와 수천 볼트가 가능합니다. 그리고 10GHz의 놀라운 주파수가 가능하다고 합니다.

금속 반도체 전계 효과 트랜지스터(MESFET):(a) 개략 기호, (b) 단면.

MESFET

금속 반도체 전계 효과 트랜지스터(MESFET) 게이트가 접합 다이오드 대신 쇼트키 다이오드라는 점을 제외하고는 JFET와 유사합니다. 쇼트키 다이오드 더 일반적인 옴 접촉과 비교하여 반도체에 대한 금속 정류 접촉입니다. 위의 그림에서 소스와 드레인은 많이 도핑되어 있습니다(N+). 채널은 약하게 도핑됩니다(N-). MESFET는 JFET보다 속도가 빠릅니다. MESFET는 JFET처럼 일반적으로 켜져 있는 공핍 모드 장치입니다. 그들은 30GHz까지 마이크로파 전력 증폭기로 사용됩니다. MESFET는 실리콘, 갈륨 비소, 인듐 인화물, 실리콘 카바이드 및 탄소의 다이아몬드 동소체로 제작할 수 있습니다.

검토:

<울>

단극 접합 전계 효과 트랜지스터(FET 또는 JFET)는 채널의 전도가 한 유형의 캐리어로 인해 발생하기 때문에 그렇게 불립니다.

JFET 소스, 게이트 및 드레인은 각각 BJT의 에미터, 베이스 및 컬렉터에 해당합니다.

게이트에 역 바이어스를 적용하면 게이트 다이오드 공핍 영역이 확장되어 채널 저항이 변경됩니다.

관련 워크시트:

<울>

접합 전계 효과 트랜지스터(JFET) 워크시트