접합 전계효과 트랜지스터(JFET): 설계, 동작, 고급 변형

전계효과 트랜지스터 개념은 줄리우스 릴리엔펠트의 1926년과 1933년 미국 특허(1,900,018)로 거슬러 올라갑니다. 1947년 쇼클리, 브래틴, 바딘이 이 소자를 탐구했으나, 실용적 장애물로 인해 양극성 트랜지스터로 방향을 돌렸습니다. 쇼클리의 선구적 이론은 1952년 발표되었으나, 1960년 존 아탈라가 작동하는 JFET을 제작하면서 반도체 공정의 이정표를 세웠습니다.

전계효과 트랜지스터(FET)는 단일 유형의 전하 캐리어를 사용하여 전류를 전도하는 단극성 소자입니다. N-형 슬래브는 전자를, P-형 슬래브는 정공을 전도합니다.

FET 동작

회로 레벨에서 게이트 전압은 소스와 드레인 사이의 채널 저항을 제어합니다. N-채널 소자에서 채널은 저농도 도핑된 N-형 실리콘 슬래브이며, 양쪽에 있는 고농도 P-형 영역이 게이트를 형성합니다—BJT의 베이스와 유사합니다. 소스와 드레인 단자는 각각 이미터와 컬렉터에 대응합니다.

FET 제조는 클린룸 환경을 요구합니다. 사소한 오염도 소자를 손상시킬 수 있어, 양극성 트랜지스터보다 제작이 더 어렵습니다. 오늘날 대부분의 집적 회로는 금속-산화막-반도체(MOS) FET를 사용하지만, 이산 JFET은 여전히 사용됩니다.

접합 전계효과 트랜지스터 단면도.

적절히 바이어스된 N-채널 JFET에서, 게이트는 소스-드레인 슬래브와 역방향 바이어스된 다이오드 접합을 형성합니다. 소스와 드레인 사이에 전압이 가해지면, 저농도 N-형 채널이 게이트 바이어스 없이도 양방향으로 전도합니다. 그러나 게이트에 역방향 바이어스를 가하면 고갈 영역이 확장되어 채널 저항이 증가합니다. 채널이 핀치오프되는 게이트 전압을 핀치오프 전압(V_P)이라 하며, 일반적으로 수 볼트입니다.

그림 1은 역방향 바이어스 증가에 따라 고갈 영역이 어떻게 성장하는지 보여줍니다: (a) 초기 고갈, (b) 중간 바이어스가 고갈 영역 확대, (c) 높은 바이어스가 채널 좁힘, (d) 핀치오프 발생으로 저항이 급격히 상승.

소스와 드레인은 상호 교환 가능하여, 낮은 드레인 전압(<0.6V)에서 양방향으로 전류가 흐를 수 있습니다. 더 높은 드레인 전압(수십 볼트)에서는 고갈 영역이 드레인 쪽으로 확장되어 채널 저항을 약간 증가시킵니다. N-채널 FET의 회로 기호는 아래에 나와 있으며, 게이트 화살표는 다이오드 같은 접합을 나타냅니다.

N-채널 JFET: 단면도 (a)와 회로 기호 (b). 화살표는 접합 다이오드와 같은 방향을 가리킴. 뾰족하지 않은 막대는 N-형 물질을 나타냄.

P-채널 소자에서는 역할이 역전됩니다: 채널은 P-형, 게이트는 고농도 N-형, 모든 전압 극성은 N-채널 구성에 상대적으로 반전됩니다. 회로도 화살표는 게이트에서 바깥쪽을 가리킵니다.

P-채널 JFET: (a) 단면도, (b) 회로 기호. 양의 게이트 바이어스 증가는 저항을 높여 드레인 전류를 감소시킴.

이산 JFET은 게이트가 웨이퍼 상부 표면에 위치하도록 제작되며, 넓은 고갈 영역을 위해 고농도 P⁺로 도핑되고, 접점 저항을 최소화하기 위해 고농도 N⁺ 소스/드레인으로 도핑됩니다. 저농도 N⁻ 채널은 게이트 유도 고갈의 깊은 침투를 허용합니다.

JFET 소자 단면도: (a) 이산 소자, (b) 회로 기호, (c) 집적 회로 레이아웃.

집적 회로 FET는 세 단자 모두를 다이 표면에 노출시켜 금속화 층이 여러 소자를 상호 연결할 수 있게 합니다. 고주파 아날로그 응용을 위해 게이트 아래 채널을 매우 얇게 만들어 양쪽에 게이트 영역이 필요 없도록 합니다.

정전 유도 트랜지스터(SIT)

SIT은 전력 처리를 위해 설계된 쇼트 채널, 매립 게이트 소자입니다. 낮은 게이트 저항과 최소한의 게이트-소스 정전용량을 특징으로 하여 빠른 스위칭을 가능하게 합니다. SIT은 수백 암페어, 수천 볼트를 전달하며 최대 10GHz 주파수에 도달할 수 있습니다.

금속-반도체 FET(MESFET)

MESFET은 JFET과 유사하지만 접합 다이오드 대신 쇼트키 금속 접점을 게이트로 사용합니다. 쇼트키 게이트는 낮은 정전용량과 높은 속도를 제공합니다. MESFET은 디플리션 모드 소자(상시 온)이며, 최대 30GHz까지 마이크로파 전력 증폭기로 사용됩니다. 실리콘, 갈륨 비소, 인듐 인화물, 실리콘 카바이드, 다이아몬드에 제작될 수 있습니다.

핵심 요약

• JFET은 단극성 소자; 채널 전도는 단일 캐리어 유형에 의존.
• 게이트의 역방향 바이어스가 고갈 영역 확장을 통해 채널 저항을 제어.
• 소스, 게이트, 드레인은 BJT의 이미터, 베이스, 컬렉터에 직접 대응.
• 고급 변형—SIT과 MESFET—은 JFET 원리를 고전력 및 고주파 응용으로 확장.

추가 학습

• 접합 전계효과 트랜지스터(JFET) 워크시트