RF 및 마이크로웨이브 PCB 설계 지침

오늘날 RF/Microwave PCB는 의료, 통신 등을 포함한 수많은 휴대용 무선 장치 및 상업 산업에서 광범위하게 적용되는 것을 목격했습니다. RF(무선 주파수)/Microwave 회로는 피부 효과 및 결합 효과, 간섭 및 회로의 방사선은 실제 인쇄 회로 기판(PCB) 설계에서 제어하기 어렵습니다. 일반적으로 발생하는 문제로는 디지털 회로와 아날로그 회로 간의 교차 간섭, 전원으로 인한 노이즈 간섭, 부조리한 레이아웃으로 인한 유사한 간섭 문제가 있습니다. 결과적으로 PCB 설계의 장점과 단점을 어떻게 균형을 잡고 간섭을 줄이려고 하는지가 RF/Microwave PCB 설계의 중요한 측면입니다.

모든 설계는 다르지만 경험은 훌륭한 교사로서 적극적인 역할을 하며 제조 엔지니어는 주요 함정에 대한 솔루션을 제공할 수 있습니다. RF/Microwave PCB에 관한 상세한 PCB 설계 지침은 이 기사에서 소개되고 논의될 것입니다.

기질 재료를 결정하는 방법은 무엇입니까?

PCB 기판 재료 선택은 회로 설계의 초기 단계로서 RF/Microwave PCB 설계에서 핵심적인 역할을 하므로 최적의 기판 재료는 최종 제품의 우수한 성능과 높은 신뢰성에 기여합니다. PCB 설계와 일치하는 기판 재료를 고려할 때 상대 유전율, 손실 탄젠트, 두께, 환경 등과 같은 몇 가지 측면에 초점을 맞춰야 합니다. 다음 내용은 그 중요성에 대해 자세히 설명하고 이상적인 선택 방법이 표시됩니다.

• 상대 유전율

비유전율은 유전율과 진공 유전율의 비율을 나타냅니다. RF/Microwave PCB 설계에 적용되는 기판 재료의 비유전율은 공간과 무게 요구를 충족할 수 있을 만큼 충분히 높아야 합니다. 그러나 고속 상호 연결과 같은 다른 응용 분야에서는 허용 가능한 선폭 및 임피던스 허용 오차를 갖는 고임피던스 회로를 생성하기 위해 극도로 낮은 상대 유전율이 필요합니다.

최종 기판 재료를 결정하기 전에 특정 범위의 기판 두께에 대한 선폭, 회로 작동 주파수의 파장 및 주요 부품의 대략적인 치수를 포함한 일부 매개변수를 확인해야 합니다. 허용 가능한 최대 및 최소 상대 유전율을 설정하려면 회로 기판 다이어그램의 스케치를 그려야 합니다.

또한, 기판 재료 제조사에서 제공하는 비유전율 편차는 허용 범위 내에서 전기적 성능을 낼 수 있을 정도로 낮아야 합니다.

• 손실 탄젠트

유전 손실은 손실 탄젠트 및 비유전율에 관한 함수입니다. 일부 기판 재료의 경우 도체 손실을 줄일 수 있는 더 짧은 라인을 적용하여 단위 길이당 유전 손실을 상쇄할 수 있습니다. 이는 고주파 상황에서 도체 손실이 명백할 때 매우 중요합니다. 따라서 일부 회로에서 부품 손실의 매개 변수를 추정할 때 주어진 주파수에서 단위 선로 길이당 일반적인 손실 대신 추정되는 단위 길이 또는 주파수당 손실입니다.

특정 주파수 범위 내에서 기판 재료 손실은 방열 문제를 피하면서 입력/출력 전력 요구 사항을 충족할 수 있을 만큼 충분히 낮아야 합니다. 또한 일부 회로 요소(예:필터)의 전력 응답은 전기적 성능 요구 사항을 충족할 수 있도록 날카로운 주파수 롤오프 특성을 유지해야 합니다. 당연히 유전 손실은 이 주파수 특성에 영향을 줄 수 있습니다.

• 두께

기판 재료 두께는 다음과 같은 디자인 요소와 연관됩니다.
a. 트레이스 너비. 주어진 특성 임피던스를 유지하려면 트레이스 폭 감소 요구 사항을 충족하도록 기판 재료 두께를 줄여야 합니다. 얇은 기판 재료의 높은 임피던스 트레이스는 제조와 관련하여 극히 낮은 트레이스 너비가 필요할 수 있습니다.
b. 기계적 성능. 지지되지 않는 얇은 기판 재료에 구성된 회로는 휘거나 휘거나 뒤틀릴 수 있으며 이는 경질 및 열경화성 재료에서는 발생하지 않습니다.
c. 크기 안정성. 일반적으로 얇은 기판 재료는 크기 안정성 측면에서 두꺼운 재료보다 성능이 떨어집니다. 또한 얇은 기판 재료는 제조업체에 차질을 일으키거나 비용을 증가시킵니다.
d. 비용. 일반적으로 단위 면적당 두꺼운 기판 재료는 단위 면적당 얇은 재료보다 비용이 많이 듭니다.
e. 적합성. 원기둥이나 원추형과 같이 단순한 굽힘 형태로 구부려야 하는 회로기판의 경우, 얇은 기판은 기판 재질이나 동박이 파손되는 것을 막아 곡률반경을 낮추기 위해 구부릴 수 있습니다.
f. 유전체 고장. 병렬 기판의 경우 얇은 유전체 재료는 두꺼운 재료보다 비례적으로 더 높은 절연 파괴 전압을 특징으로 합니다.
g. 전력 처리 능력. 고주파 회로 기판의 전력 처리 기능은 기판 재료 두께를 추가하여 완화할 수 있는 두 가지 측면에 의해 제한됩니다. 한편으로 높은 전력은 열을 통해 부분적으로 소산될 수 있습니다. 반면에 피크 전력 수준이 높으면 코로나가 발생하여 전기를 생성하고 기판 재료의 수명이 단축될 수 있습니다.

• 환경

인쇄 회로 기판 제조 및 작동 환경은 기판 재료 선택에 대한 제약을 유지합니다. 고려해야 할 주요 재료 성능은 다음과 같습니다.
a. 온도 안정성. 작동 및 기술 최고 및 최저 온도가 보장되어야 하며 온도 한계는 "피크" 또는 "연속"으로 표시되어야 합니다. 전기 성능 수정은 최고 온도에서 계산하고 설계 요구 사항과 비교해야 합니다. 간헐적 온도 피크 범위에서는 회로 기판이 작동하지 않을 수 있으므로 "연속" 온도를 적용하여 성능을 추정해야 합니다. 회로기판의 기계적 성능에 대한 영구적인 손상은 "간헐적" 제한 온도 범위에서 확인해야 합니다.
b. 내습성 및 화학물질. 기판 재료는 고습도 환경에서 회로 기판의 전기적 성능이 현저히 저하되지 않도록 적은 양의 습기를 흡수해야 합니다. 결국 추가 환경 보호 솔루션은 추가 제조 비용과 설계 타협을 야기합니다. 사용되는 기술은 기질 재료의 내화학성 및 내용제성과 양립할 수 있어야 합니다.
c. 방사능 방지 성능. RF/Microwave PCB가 우주 또는 원자력 응용 분야에 적용될 때 기판 재료는 막대한 전리 방사선으로 인해 어려움을 겪을 것입니다. 이온화 방사선이 기판의 기계적 및 전기적 성능에 미치는 영향을 확인하고 추정해야 합니다. 또한 누적 효과가 보장되어야 하며 회로기판의 유효 작동 수명도 이에 비례해야 합니다.

• 기판 재료에 관한 기타 설계 규칙
a. 구리 코일의 접착력은 적용 및 제조 환경에 견딜 수 있을 만큼 충분히 높아야 영구적인 손상이 발생하지 않습니다.
b. 상대 유전율은 온도에 따라 변하므로 작동 온도 범위 내에서 전기 성능에 영향을 미칠 수 있습니다.
c. 표면 실장 장치(SMD) 및 관통 구멍(PTH)의 신뢰성은 CTE와도 관련이 있습니다.
d. 기판 재료의 열 전도성은 열 관리 문제를 고려하여 설계에 영향을 미칩니다.
e. 하우징 및 실장을 결정할 때 기판 휨을 미리 고려해야 합니다.
f. 기계적 성능은 조립 및 장착 설계에 영향을 미칠 수 있습니다.
g. 기판 재료의 비중은 회로 기판의 무게를 결정합니다.
h. 열팽창 계수(CTE)는 리플로우 솔더링 또는 기타 고온 제조의 제한 환경 온도 및 고전력 부품 설계 및 적용 과정에서 신중하게 고려되어야 합니다.
i. 전기 저항은 아마도 전기 성능과 관련된 요소일 것입니다. 특히 예를 들어 고 임피던스 라인이 고전압, 전력 증폭 회로를 전송할 때 그렇습니다.

전기적 특성을 처리하는 방법

중요한 고주파 전기 특성에는 특성 임피던스가 포함됩니다(Z₀ ), 감쇠 계수(α) 및 신호 전송 속도(v). 특성 임피던스와 신호 전송 속도는 유효 상대 유전율에 의해 결정되고 신호 손실은 감쇠 계수에 의해 결정됩니다.

스트립라인(스트립라인의 정의는 아래 섹션에서 소개됨)과 같은 가능한 모든 전송 구조 중에서 마이크로스트립, 바이폴라 펄스 또는 그루브, 스트립라인 및 마이크로스트립은 마이크로파 회로 설계에 가장 널리 적용되며 일반적으로 부드러운 기본 재료에 의존합니다. 스트립라인 또는 마이크로스트립의 경우 접지 거리와 도체 폭 사이의 비율, 도체 두께 및 결합 도체 사이의 거리는 특성 임피던스와 감쇠 계수에 큰 영향을 미칩니다. 특정 주파수 범위 내에서 전송선로의 구조에서 감쇠 계수, 비유전율 및 특성 임피던스는 주파수 의존성을 특징으로 할 수 있습니다.

스트립라인 또는 마이크로스트립의 단면 크기가 유전체의 파장보다 크면 다른(높은) 전송 모드가 중요해져 전송 라인의 전기적 성능이 약화됩니다. 신호 속도와 주파수가 증가함에 따라 전송 라인의 치수는 고차 모드를 피하기 위해 비례적으로 감소해야 하며, 주어진 특성 임피던스를 유지하면서 더 얇은 기판 재료를 적용해야 합니다.

• 스트립라인

스트립라인은 신호 라인과 그 사이에 클램핑된 신호 라인에 평행한 2개의 더 넓은 접지를 포함하는 전송 라인 구조입니다. 아래 그림은 IPC-2252에서 발췌한 단면도의 전형적인 스트립라인을 보여줍니다.

스트립 라인의 특성 임피던스 공식은 좁은 신호 라인과 넓은 신호 라인의 두 가지 측면으로 분류됩니다.

ㅏ. 좁은 신호선

Z₀ 특성 임피던스(옴)를 나타냅니다.
ε_r 상대 유전율을 나타냅니다.
b는 접지 사이의 거리(m)를 나타냅니다.
w는 신호 선폭(m)을 나타냅니다.

Y 값은 다음 공식을 따릅니다.

이 공식에서, , t는 구리 두께(m)를 나타냅니다.

비. 넓은 신호 라인

이 공식에서 C_f 프린징 커패시턴스를 나타내며 다음 공식을 따릅니다.

• 비대칭 스트립라인

신호선이 접지(또는 전원) 사이에 위치하지만 중앙 위치가 아닌 경우 스트립 라인의 계산 공식을 수정해야 합니다. 수정 과정에서 신호 라인과 더 가깝고 더 먼 접지 간의 차이를 결합하는 것이 필요합니다. 신호선이 중앙의 1/3 범위에 있으면 신호선이 중앙에 있다고 가정하여 발생하는 편차가 매우 작습니다.

신호 라인 간의 결합이 매우 필요한 경우 비대칭 스트립 라인 구조에 의존해야 하며, 이는 서로 다른 표면에 위치하고 유전체로 분리된 두 개의 신호 라인을 손상시킵니다. 커플링은 평행선 또는 교차선을 통해 수행됩니다. 고주파 회로 설계시 커플링이 필요 없고 신호선이 수직으로 교차하는 구조가 작동하지 않습니다.

• 마이크로스트립

Microstrip은 또한 신호 라인과 신호 라인에 평행한 접지를 포함하는 일종의 전송 라인 구조입니다.

마이크로 스트립의 특성 임피던스 공식은 두께가 없는 도체인 하나의 유전체만 포함하는 마이크로 스트립의 간단한 모델을 기반으로 합니다. 공식은 공식 7과 같습니다.

이 공식, 공식 8에서 Z 다음의 두 번째 "0"과 "1"은 도체 두께가 0이고 유전체의 종류를 나타냅니다. 따라서 이 모델의 정확도는 u 값이 1보다 작을 때 0.01%보다 낫습니다. u 값이 1000보다 작을 때 정확도는 0.03%보다 좋습니다.

다른 중요한 측면을 정렬하는 방법은 무엇입니까?

• 가공된 기능

ㅏ. 치수 및 공차

설계 요소 중 치수 및 공차 설계는 매우 중요합니다. 현장 설계에서는 일반적으로 양측 공차와 실제 위치 공차가 적용됩니다.

단순하게 표시된 실제 위치 치수 및 허용 오차는 제조업체가 위치 및 치수 내에서 임의의 비율로 편차를 정렬하도록 하여 일반적으로 제조 가능성을 높입니다. 결과적으로 설계자는 기능 요구 사항을 보장하고 정확도가 가장 낮은 제조 프로세스에서 주요 편차를 배열할 수 있는 충분한 자유를 제조업체에 제공합니다.

위치 공차 용량은 주로 재료 유형, 두께 및 구성 요소의 전체 크기에 따라 다릅니다. 0.254mm(0.01인치)의 실제 위치 직경은 가장 일반적으로 볼 수 있고 가장 쉽게 얻을 수 있습니다. 공차 요구 사항이 0.152mm(0.006인치)보다 높아야 하는 경우 제조 가능성이 저하됩니다. 그러나 적절하게 요구되는 경우 제조업체가 제조 가능성을 높이기 위해 조리개 오류와 위치 오류 사이의 균형을 맞출 수 있도록 최대 재료 조건이 필요합니다.

최소 직경에 따라 비아를 제작할 때 단순히 표시되는 최대 재료 조건에 따라 실제 위치 허용오차가 사용되어야 합니다. 그럼에도 불구하고 더 크고 허용 가능한 직경으로 제조된 비아는 일반적으로 더 낮은 정확도로 배치되어 여전히 적합성과 기능을 보장합니다. 따라서 더 큰 비아는 최소 비아 직경에 허용 가능한 추가 값과 동일한 충분한 위치 허용 오차를 얻을 수 있습니다. 실제 위치 허용 오차에 추가 허용 오차가 추가되어 검사 허용 오차가 생성됩니다.

최소 재료 조건이 적용될 때 최대 직경에 따라 공차가 설정됩니다. "피처 크기에 관계없이"는 추가 허용오차 없이 마크 허용오차를 적용하는 것을 말하며 특성 치수 허용오차는 허용 가능한 다른 제조 가능성에 따라 결정됩니다.

실제 위치 치수와 공차는 상상할 수 있는 모든 경우에 적용할 수 있지만 구멍, 포켓 및 기타 X 및 Y축의 위치와 유사한 형상에 가장 잘 적용됩니다.

비. 도금 관통 구멍

최소 구경 직경은 전체 재료의 두께에 의해 결정됩니다. 종횡비는 일반적으로 재료 두께와 개구 직경 사이의 비율인 난이도 계수를 나타내기 위해 적용됩니다. 예를 들어 종횡비가 5:1이고 스트립라인 회로 기판의 두께가 3.3mm(0.13인치)인 경우 최소 조리개 직경이 0.66mm(0.026인치)임을 나타냅니다.

일반적으로 가로 세로 비율은 약 3이면 제조하기 쉽고 5는 더 어렵고 10은 매우 어렵고 때로는 제조되지 않는 경우도 있습니다. 간단히 말해서, 높은 종횡비의 관통 홀은 얇은 재료에 더 쉽게 제조되는 경향이 있는 반면, 종횡비가 높은 드릴 홀은 더 어렵게 제조되는 경향이 있습니다. 직경이 0.33mm(0.013인치) 미만인 드릴링 구멍의 경우 드릴 파손 및 비아 거칠기가 실질적인 문제가 됩니다. 또한 종횡비가 높은 구멍은 세척, 활성화 및 금속화하기 어렵습니다. 용액의 분산성으로 인해 금속화가 구멍 내부에 고르지 않게 분포됩니다. 제한된 분산성은 홀 내부의 원자와 분자의 물질 전달을 감소시키고 도금의 원래 전류 분포를 복잡하게 만듭니다.

구멍 직경은 금속화 전 및 후 금속화로 조절될 수 있습니다. 금속화는 구멍 직경을 두 배 도금 두께로 축소합니다. 금속화 후 조리개 오차는 홀 드릴링 및 금속화 중에 발생하는 오차에 의해 제한됩니다. 더 엄격한 허용 오차를 얻을 수 있지만 0.13-0.25mm(0.005-0.01인치)의 허용 오차 영역이 가장 일반적으로 나타납니다. 일반적으로 조리개 직경 허용 오차가 감소하면 비용과 난이도가 높아집니다. 경험적 규칙에 따르면 종횡비가 4:1보다 크면 비아 직경을 0.10mm(0.04인치) 이상으로 늘려야 합니다.

도금된 전류 밀도 분포로 인해 금속화를 통한 개구 직경을 정확하게 예측할 수 없습니다. 국부적인 전류 밀도의 차이는 금속화된 두께가 개구 직경, 구멍 밀도, 주변 회로 및 접지 형상에 의해 영향을 받도록 합니다. 일반적으로 금속화 전의 구멍 치수와 최소 금속화 두께를 조절하여 제조성을 높입니다. 관통 홀이 접지 또는 내부 연결을 모드로 금지하는 경우 최소 도금 관통 홀을 결정하는 것이 적합합니다. 구멍을 리드 부품으로 간주하는 경우 구멍 치수에서 양측 공차를 고려해야 합니다.

전기도금된 주석/납을 용융 또는 리플로우해야 하는 경우 홀 치수는 리플로우 솔더링 이전의 치수로 표시되어야 합니다. 리플 로우 솔더링 단계에서 패드 치수, 구멍 치수 및 재료 두께 및 회로 두께와 같은 설계의 각 세부 사항은 리플 로우 솔더링 후 솔더의 흐름 및 치수에 영향을 미칩니다. 모듈식 제한 후 도금된 관통 구멍은 금속으로 부분적으로 또는 전체적으로 닫힐 수 없습니다.

• 금속화

ㅏ. 도금된 가장자리 디자인

다층 PCB에서 도금된 에지는 모드 억제 도금된 스루 홀을 줄이기 위해 수용 가능한 기술이었습니다. 도금된 모서리 디자인에는 전체 보드의 탭 연결을 담당하는 3~4개의 6.4mm(0.25인치) 너비 커넥터가 포함되어야 합니다. 결과적으로 수많은 탭을 전체 보드 형태로 제조할 수 있습니다. 도금된 테두리는 더 강한 기계적 접착을 위해 상단 레이어 또는 하단 레이어의 최소 1.3mm(0.050inch) 너비와 겹쳐야 합니다. 금속화 두께는 0.025mm(0.001인치) 이상이어야 합니다.

비. 구리 도금

도금 전에 모든 금속 표면과 노출된 유전체는 전기 도금이나 전도성이 없는 코팅 층으로 덮여 있습니다. 그런 다음 전체 보드 또는 그래픽에 필요한 두께의 구리를 도금해야 합니다.

일반적으로 두께 균일성이 엄격하게 요구되는 경우 패널 도금이 최적의 선택입니다. 결국 이미지는 도금 분포에 영향을 미치지 않습니다. 또한, 두꺼운 금속화가 필요한 경우 패널 도금은 이미지 사이에 브리지가 형성되지 않아 많은 양의 금속을 침강시킬 수 있습니다. 반대로 이미지 도금은 식각해야 할 동박이 동일한 두께의 기판 재료로 결합되기 때문에 트레이스 폭/간격 허용 오차가 높은 엄격성을 요구하는 경우에만 최적의 선택으로 간주될 수 있습니다.

도금 구리의 기계적 성능은 도금된 스루 홀의 열 충격 저항과 열 사이클 저항을 결정합니다. 납땜 조립 및 환경 온도 순환 과정에서 도금된 스루 홀에 크랙이 발생할 수 있습니다. 구리는 고온의 충격을 견디고 낮은 환경 온도로 인한 피로 파괴에 견딜 수 있는 충분한 연성을 가져야 합니다. 높은 신뢰성의 경우, 도금 구리는 최소 20%의 연성과 최소 2.76x10 ⁸ 인장 강도에 도달할 수 있으므로 PCB 제조업체에서 산성 도금 구리 시스템을 적용하는 것이 좋습니다. 파.

도금 두께는 일반적으로 0.0025mm(0.001inch)로 규제되는 도금된 관통 홀 벽의 최소 두께를 결정합니다. 0.0025mm(0.001인치)의 구멍 벽은 다른 표면의 0.004-0.005mm(0.0015-0.002인치)의 두께를 유발한다는 것을 기억하십시오. 이미지 도금 솔더링 기술을 적용하지 않으면 도금 두께가 0.05mm(0.002inch)를 초과하여 부식 정확도에 문제가 발생합니다.

패널 도금 및 이미지 도금에서 구멍의 유형은 금속 분포에 영향을 미칩니다. 독립적인 구멍은 조밀한 구멍보다 더 빠른 납땜을 받습니다. 구성 요소에 대한 금속의 두께 균일성 수준은 도금 영역에서 덮인 금속의 백분율에 의해 결정됩니다. 구멍과 이미지가 고르게 분포되지 않으면 두께 허용 오차가 커집니다. 일반적인 도금 구리 두께는 ±0.013mm(0.005인치)입니다. 허용오차가 ±0.005mm(0.0002inch) 이하가 되면 제작성이 떨어집니다.

금속화 두께 또는 최종 제품의 전체 두께가 규제되는 경우 허용 오차는 도금 허용 오차와 동박 두께 및/또는 유전체 허용 오차의 합이어야 합니다. 구리박의 두께는 단위 면적당 구리 중량으로 결정됩니다.

RA 동박은 전해 동박보다 두께 허용 오차가 낮습니다. 따라서 동박 두께에 약간의 변화가 있지만 요구 사항은 여전히 ​​충족될 수 있습니다. 두께가 0.5~1oz 구리박에서 ±0.005mm(0.0002인치)로 변하는 것으로 나타났습니다.

전체 금속화 두께는 연마 및 부식 후 현미경 분석을 통해 얻습니다. 내부 샘플은 구성 요소 주위에 배치되고 패널에서 잘립니다. 내부 샘플은 부품 두께에 대한 최상의 지표를 제공합니다. 내부 시료가 적용되지 않은 경우 측면에 시료를 추가하거나 구성 요소를 적용하여 파괴 테스트를 수행할 수 있습니다.

• 에칭

최종 제조 정확도는 이미징 및 에칭 편차의 합입니다.

균열은 이미지화되고 에칭되는 선보다 더 어렵습니다. 고밀도 회로에서는 가능하면 크랙을 선보다 넓게 조절하는 것이 필요하다. 선과 크랙 폭이 0.10mm(0.004inch)보다 작으면 가공성이 떨어집니다.

동박 두께보다 2배 더 얇은 라인을 얻는 것은 극적으로 어렵습니다. 이는 0.035mm(0.0014인치) 라인이 0.5oz[0.017mm(0.00067인치)] 구리 포일에 완벽하게 작동하고 0.070mm(0.0028인치) 라인이 1oz[0.035mm(0.00014인치)] 구리 포일에 완벽하게 작동한다는 것을 의미합니다. 일반적으로 필요한 동박 두께를 줄이는 것이 가장 좋습니다.

넓은 간격으로 분리된 좁은 선은 조밀한 가는 선보다 에칭하기 쉽습니다. 선이 방향을 바꿀 때 날카로운 각도는 곡선 전환이나 45° 각도보다 에칭하기가 더 어렵습니다.

요약하면, 우수한 기판 재료 결정, 합리적이고 과학적인 전기적 특성 수정 및 기타 중요한 측면 배치는 신뢰할 수 있는 최종 제품을 충분히 기대할 수 있는 정확한 RF/마이크로파 PCB 설계로 확실히 이어질 것입니다.

유용한 리소스:
• RF PCB 설계의 문제 및 솔루션
• 무선 주파수 회로 및 전자기 호환성을 위한 PCB 설계
• 알아야 할 주요 PCB 설계 규칙
• 가능한 문제 및 PCB 설계 프로세스의 솔루션
• PCB 품질 검사 구현 방법
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작