입실론-근영-영 인듐 주석 산화물 이용 편광 비감응 플라즈모닉 전기흡수 변조기

초록

완전 CMOS 호환 온칩 통신 대역 플라즈모닉 변조기는 차세대 광집적회로(PIC)의 핵심입니다. 기존 설계는 일반적으로 단일 횡자기(TM) 모드에만 반응해 표준 광섬유 링크가 무작위 편광광을 전달할 때 상당한 편광 의존 손실을 유발합니다. 실리콘 도파관을 금속 산화물/인듐 주석 산화물(ITO) 스택으로 둘러싸는 플라즈모닉 변조기를 제안합니다. MOS 캐패시터에 전기적 바이어스를 가해 ITO/산화물 계면에서 캐리어 축적을 유도하면, 입력 편광에 따라 위쪽 또는 측면에서 입실론-근영-영(ENZ) 모드로 장이 밀려납니다. 이 고도로 국소화된 ENZ 모드는 "OFF" 상태에서 강한 전기흡수를 생성해 수직 및 수평 편광 모두에 큰 소멸비(ER)를 생성합니다. 두 직교 방향의 산화물 두께를 신중히 조정해 ER 값을 정렬하면 ΔER 0.01 dB/µm까지 낮추면서 1.55 µm에서 74% 이상 결합 효율을 유지합니다. 결과 소자는 견고한 편광 비감응 변조를 제공해 무작위 편광 상태를 만나는 광섬유 결합 PIC에 이상적입니다.

배경

광집적회로는 광통신, 센싱, 영상 응용에 힘입어 급속히 발전했습니다. 소자 면적과 전력 소모 감소는 미래 고속 온칩 상호연결의 주요 목표입니다. 실리콘 도파관 변조기는 전통적으로 물질의 굴절률이나 흡수를 변경하는 데 의존하나, 실리콘의 약한 플라즈마 분산 효과와 기존 도파관의 회절 한계로 마하-첸더 간섭계는 큰 면적(≈10³-10⁴ µm²)을 필요로 하며, 높은 Q 공진 링 변조기도 제한된 대역폭과 온도 민감성으로 어려움을 겪습니다.

플라즈모닉스는 회절 한계 이하 소형화 경로를 제공합니다. 최근 CMOS 호환 슬롯 변조기와 실리콘을 활성 매질로 쓰는 플라즈모닉 구조가 탐구되었으나 성능은 여전히 실리콘의 미약한 캐리어 분산에 제약됩니다. 투명 전도성 산화물(TCO)인 인듐 주석 산화물(ITO), 알루미늄-아연 산화물, 갈륨-아연 산화물은 전기적으로 유전율을 조정할 수 있어 매력적 대안입니다. 바이어스 하 ITO 층 캐리어 축적은 1310 nm에서 Δn=0.092 굴절률 변화와 Δk=0.27 흡수 변화를 생성할 수 있으며, 유전율 실부가 0에 접근하는 입실론-근영-영(ENZ) 상태에서 극한 장 제약으로 흡수 피크가 발생합니다.

기존 플라즈모닉 변조기는 표면 전하 생성이 금속-유전체 계면에 수직인 전기장을 요구하고 슬롯 도파관이 TE 모드를 저굴절률 영역에 가두기 때문에 주로 TM 모드만 지원했습니다. 광섬유 시스템에서 입사광의 무작위 편광은 편광 다양성 소자(예: 회전기) 추가 없이는 상당한 편광 의존 손실을 유발하며, 이는 추가 결합 손실을 초래합니다. 일부 ITO 기반 설계가 TE와 TM 모드 모두를 지원하지만 소멸비 차이(ΔER)가 0.9 dB/µm에 달해 4% 효율 페널티에 해당합니다. 따라서 최소 ΔER을 유지하면서 높은 소멸비와 낮은 삽입 손실을 제공하는 플라즈모닉 변조기는 편광 비감응 PIC에 필수적입니다.

본 연구에서는 Au/SiO₂/ITO 다층으로 클래딩된 실리콘 도파관을 수치 시뮬레이션으로 조사합니다. 하이브리드 표면 플라즈몬 폴라리톤(HSPP) 모드는 저굴절률 SiO₂/ITO 계면을 따라 위쪽 또는 측면벽에서 여기되며, 입력 편광에 따라 다릅니다. MOS 캐패시터로 ITO 층 캐리어 농도를 조정해 1.43 dB/µm 초과 소멸비와 0.01 dB/µm 미만 ΔER을 달성함을 입증했습니다. 이는 편광 의존 손실을 현저히 줄이는 기록적 낮은 값입니다.

실험 방법

활성 물질로 ITO를 사용해 강한 캐리어 축적 응답으로 고속 전기흡수를 달성합니다. ITO 유전율은 드루드 모델로 기술됩니다:

$$ \varepsilon =\varepsilon_{\infty }-\frac{N_{ITO}e^2}{\varepsilon_0m^{\ast }}\bullet \frac{1}{\omega^2+ i\omega \Gamma} $$

여기서 ε∞는 고주파 유전율, Γ는 전자 감쇠 인자, ω는 각주파수, NITO는 전자 농도, m*는 유효 질량, e는 기본 전하, ε0는 진공 유전율입니다. 전자 밀도는 ITO/산화물 계면에서 최대화되고 거리에 따라 급격히 감소해 축적층에서 강한 장 제약을 보장합니다.

다양한 전자 농도에서 ITO 유전율의 실부(ε1)와 허부(ε2) 대 파장. ENZ 점은 ε1이 0을 지나는 지점

TE와 TM 모드 모두를 지원하기 위해 도파관은 두 직교 금속-유전체 계면을 포함합니다. 제안 구조는 실리콘 코어(폭 WSi, 높이 HSi), ITO 층(두께 DITO), SiO₂ 중간층(폭 Wp, 높이 Hp), 100 nm Au 클래딩으로 구성됩니다. 표준 전자빔 리소그래피, DRIE, PLD, PECVD로 제작되며 CMOS 백엔드 공정과 호환됩니다. 하이브리드 플라즈모닉 모드는 SiO₂와 ITO 사이 저굴절률 영역에서 전파돼 삽입 손실을 최소화하면서 활성층과 강한 장 중첩을 유지합니다.

a 3D 뷰, b 스트라이프 유전체 도파관과 통합된 EA 플라즈모닉 변조기 단면

최소 셀 크기 0.2 nm의 비균일 FDTD 메쉬와 완벽 매칭층(PML)을 사용해 반사를 억제했습니다. 시뮬레이션 파장은 1.55 µm로 설정했으며, 굴절률 nSi=3.48, nSiO₂=1.44, Au 유전율 -116.62+11.46i를 사용했습니다. MIS 도파관은 최소 전파 상수 차이로 양극성을 지원해 효율적 변조를 가능케 합니다.

결과 및 논의

그림 3은 저바이어스("ON")와 고바이어스("OFF") 조건에서 TE와 TM 모드 전기장 분포를 보여줍니다. ON 상태에서 TE 장은 SiO₂ 층 측벽에, TM 장은 SiO₂ 위쪽에 집중됩니다. OFF 상태에서 캐리어 밀도 증가로 ITO 유전율 실부가 감소해 장이 축적층으로 당겨지며 흡수 증가. 이 이동은 ENZ 점에서 정점에 달해 OFF 상태에서 손실 최대화.

TE 모드(a, c)와 TM 모드(b, d) 전기장 프로파일(ON/OFF 상태). 삽입도는 OFF 상태 ITO 층 장 밀도. 매개변수: WSi=310 nm, HSi=340 nm, Hp=20 nm, Wp=25 nm.

소멸비(ER)와 삽입 손실(IL)은 다음과 같이 정의됩니다:

$$ \text{ER}=\frac{P_{\text{out}}(V_{\text{OFF}})}{P_{\text{out}}(V_{\text{ON}})} $$ $$ \text{IL}=\frac{P_{\text{in}}-P_{\text{out}}(V_{\text{ON}})}{P_{\text{in}}} $$

전파 손실 α는 유효 지수 허부에서 계산: α = 4πκ/λ. α는 주로 축적층 흡수에 의해 결정되며 SiO₂ 치수에 영향받습니다. 그림 4는 Wp 증가가 유도 모드와 축적층 중첩을 줄여 ER을 낮추며, Wp가 Hp를 약간 초과할 때 ΔER이 최소가 됨을 보여줍니다.

Hp=20 nm와 30 nm에서 ER과 ΔER 대 Wp.

그림 5는 서로 다른 NITO 값에서 파장에 따른 ER과 ΔER을 탐구합니다. 두 지표 모두 ENZ 점 근처에서 피크를 보인 후 감소합니다. NITO=6.0×10²⁰ cm⁻³에서 최대 ER은 1.50 µm에서 TE 1.65 dB/µm, TM 1.56 dB/µm이며, 동작 파장 1.55 µm에서 ΔER 최솟값 0.009 dB/µm에 도달해 편광 비감응 소자에 이상적입니다.

ER과 ΔER 파장 함수: (a) NITO=5.6×10²⁰ cm⁻³, (b) NITO=6.0×10²⁰ cm⁻³.

NITO 증가는 ENZ 점까지 흡수를 향상시키나, 그 이상에서는 κ 증가로 ER이 감소합니다. 그림 6은 ER이 ENZ 값 근처에서 피크를 보이며 ΔER이 0.01 dB/µm 미만으로 유지됨을 확인해 강한 편광 면역성을 입증합니다.

EA 변조기 ER과 ΔER 대 NITO(HSi=340 nm, WSi=310 nm, Hp=20 nm, Wp=25 nm, DITO=10 nm, HAu=100 nm).

실용적 성능 평가를 위해 14-µm 길이 변조기를 1.55-µm 빛으로 TE와 TM 편광 모두에서 시뮬레이션했습니다. 그림 7a-d는 ON/OFF 상태에서 가로/세로 전기/자기장 분포를 보여주며, 0.009 dB/µm ΔER이 소자 길이에서 출력 강도 균형을 맞춤을 확인합니다.

TE(a,b) E_x, TM(c,d) E_y 장 분포(ON/OFF 상태). 매개변수: HSi=340 nm, WSi=310 nm, Hp=20 nm, Wp=25 nm, DITO=10 nm, HAu=100 nm.

플라즈모닉 도파관과 실리콘 스트라이프 간 결합 효율은 Si 도파관 폭 변화로 평가했습니다. 그림 8은 양극성 결합 효율(CE)을 보여줍니다. 모드 부정합으로 일부 반사광이 발생하나 최적 폭에서 ΔCE 6% 미만으로 ON 상태에서 TE 80.46%, TM 74.83% CE 달성.

플라즈모닉 도파관(Hp=20 nm, Wp=25 nm)과 Si 도파관 간 CE 대 폭(TE/TM 모드, ON/OFF 상태, HSi=340 nm, WSi=310 nm, DITO=10 nm, HAu=100 nm).

결론

상세 시뮬레이션을 통해 본질적으로 편광 비감응인 전기흡수 변조기를 입증했습니다. x-와 y-방향 모두에 하이브리드 플라즈모닉 도파관을 통합해 이중 편광 모드를 지원하고 캐리어 축적을 유도하는 MOS 캐패시터를 형성합니다. 캐리어 밀도 조정으로 1.55 µm에서 0.009 dB/µm 소멸비 차이 달성(기록적 낮음)으로 편광 의존 손실 제거. 실리콘 공급 도파관으로 TE와 TM 모두 74% 초과 결합 효율 달성. 이 ITO 기반 플라즈모닉 변조기는 고성능 PIC를 위한 소형, CMOS 호환 빌딩 블록입니다. 향후 연구는 비대칭 코팅 형상 최적화로 제작 공차 향상과 성능 유지를 동시에 추구할 것입니다.