자가 바이어스 밴드갭 레퍼런스: 180nm 공정, 80dB PSRR 달성, 저전력 고정밀 온도 보상

초록

본 논문에서는 높은 전원 제거 비율(PSRR)을 가진 향상된 자가 바이어스 밴드갭 레퍼런스(BGR)를 제안합니다. 피드백 루프를 구성하는 연산 증폭기를 양의 온도 계수(TC) 전압 생성과 다중화해 저전력 소비를 실현하고, 오프셋 전압을 채택해 절대 온도 비례(PTAT) 전압을 달성합니다. 온도 독립적 레퍼런스 생성으로 두 피드백 루프를 동시에 구현해 PSRR을 향상시키며, 이는 국소 음성 피드백 루프(LNFL)와 전역 자가 바이어스 루프(GSBL)를 형성합니다. 제안된 BGR은 180nm BCD 기술로 구현되었으며, 결과적으로 생성된 레퍼런스 전압은 2.506V, -55~125°C 온도 범위에서 TC 25 ppm/°C입니다. 선 감도(LS)는 0.08‰/V입니다. 필터 커패시터 없이 저주파에서 PSRR 76dB, 1MHz까지 46dB 이상 달성.

서론

전압 레퍼런스는 전자 시스템 핵심 모듈로 의료 전자, 전력 관리, 무선 환경 센서, 통신 회로 등 널리 사용됩니다. 기술 발전으로 칩 면적 지속 축소, 내간섭 능력 지속 증가, 전압 레퍼런스 구조 최적화와 잡음 내성 요구사항 급증, 특히 나노스케일 응용에서[1].

기존 밴드갭 레퍼런스(BGR) 회로는 전체 회로 바이어스 전류 공급 위해 추가 회로 블록 필요, 회로 면적과 전력 소비 크게 증가. 동시에 생성된 바이어스 전류 온도 영향 크게 받아 레퍼런스 전압 온도 계수(TC) 영향. 고차 보상 기술로 TC 개선 다수 보고: 분할 곡률 보상[2], 지수 곡률 보상[3], 누설 기반 제곱근 보상(LSRC)[4] 등. 기존 BGR 회로 또 다른 단점은 외부 환경 영향 크게 받아 출력 전압 불안정, 본 논문 초점.

전원 제거 비율(PSRR)은 전압 레퍼런스 잡음 내성 측정 중요 파라미터. 기존 PSRR 개선책은 칩 면적과 전력 소비 비용[5]: 추가 증폭기, 긴 채널 트랜지스터, 캐스코드 구조[6], 추가 이득 단[7] 등. 능동 감쇠기와 임피던스 적응 보상 각각 저주파와 고주파 PSRR 개선용 채택[8]. Yue 등[9] 캐스코드 전류 미러로 PSRR 향상. 바디 바이어스와 음성 피드백 기술 고 PSRR용 활용[10].

위 문제 극복 위해 향상된 자가 바이어스 BGR 고 PSRR 제안. 두 피드백 루프 동시 구현으로 PSRR 향상, 국소 음성 피드백 루프(LNFL)와 전역 자가 바이어스 루프(GSBL) 형성. 동시에 전체 BGR용 자가 바이어스 전류 소스(SBCS) 달성. 정상 상태에서 제안 BGR은 추가 바이어스 전류 모듈과 칩 면적 없이 GSBL 통해 자가 구동. 제시 기술은 GSBL 내장 전류 증폭기로 공급 전압을 출력 레퍼런스 전압에서 분리, PSRR 효과적 개선. 또한 출력 전압 불안정 방지 위해 출력 전압 단자 LNFL 설계로 출력 전압 안정 유지. 더구나 온도 안정 레퍼런스 전압 LNFL과 GSBL 다중화 방식으로 생성. 이 방법들로 컴팩트 구조와 전류 소비로 고 PSRR 향상 자가 바이어스 BGR 구현.

방법

그림 1과 같이 제안 BGR 회로는 시작 회로, 전류 증폭기, 연산 증폭기, 밴드갭 레퍼런스 코어 구성. 시작 회로는 영 퇴화점 제거용. 증폭기 내장 오프셋 전압을 절대 온도 비례(PTAT) 전압으로 설정, 저항 R1 통해 PTAT 전류 실현. R1과 R2 양단 전압 양 TC와 Q5, Q4 VBE 음 TC 적절 상쇄해 노드 VREF에서 온도 안정 레퍼런스 전압 달성. 동시에 증폭기 도움으로 LNFL 형성 성능 개선. 그림 1 위쪽 전류 증폭기와 결합해 GSBL 실현 추가 PSRR 개선. 제안 BGR 상세 구현 그림 2.

시작 회로

시작 회로 그림 2 왼쪽 부분. 시작 단계 초기 출력 전압 VREF 저레벨로 MN8, MN9 오프 유지. MP1_1 전류로 MP5 시작 전류 생성, MP1_1은 매우 작은 종횡비 큰 저항 역할. VREF 전압 시작 전류로 점진 충전. VREF 전압 밴드갭 코어 부분 최소 동작 전압 초과 시 증폭기 바이어스 전류 생성. BGR 원하는 동작점 구동. 동시에 MN8, MN9 점진 온, MP5 공급 전류 밴드갭 코어 생성 자가 바이어스 전류로 전환. 시작 완료 후 시작 전류 VREF 재조정 위해 일부러 끄지 않음(레퍼런스 전압 어떤 이유든 하락 시)[11].

SBCS 생성기

제안 BGR 두 SBCS 루프 존재, 성능 향상 도움[1]. 첫 번째는 증폭기 테일 전류 위치. Q4 통해 PTAT 전류 Q3 미러링. 그러나 Q4 전류는 저항 R1 양단 전압 결정, 증폭기 입력 오프셋 전압으로 클램프. MP7, MP8 동일 종횡비로 증폭기 입력 오프셋 전압 표현:

VOS = VT ln N

여기서 N은 Q1, Q2 면적비, VT는 열전압. 따라서 증폭기와 밴드갭 레퍼런스 코어 부분 전류는 PTAT 전류, 식 (2)로 표현:

IR1 = VT ln N / R1

밴드갭 레퍼런스 코어 전류 증폭기 테일 전류로 미러링, 첫 번째 자가 바이어스 루프 형성.

두 번째 SBCS 루프는 전류 증폭기로 구성. 식 (2) PTAT 전류 MP7, MP6 전류 미러로 전류 증폭기 미러링. 전류 I, K배 증폭돼 노드 VREF 전류 소스 역할, 식 (3):

K = k1 k2

여기서 k1 = SMN6/SMN7, k2 = SMP3/SMP2, Si는 트랜지스터 i 종횡비. 따라서 전류 KI 증폭기 및 밴드갭 코어 부분 재주입, 두 번째 자가 바이어스 루프 구성.

저전력 소비 적정 동작 보장 위해 전류 KI가 증폭기 및 밴드갭 코어 최소 전류 요구량보다 약간 커야 함. 제안 설계에서 MP6, MP7, MP8 전류 동일 수준 I 설정. 밴드갭 코어 전류 2I. 따라서 관계 6 ≥ K > 5 만족해야 함[12,13,14].

VREF 생성 회로

VREF 생성 회로 그림 2 오른쪽 부분, 증폭기와 밴드갭 코어 구성. 식 (2) 증폭기 PTAT 오프셋 전압 SBCS 루프 다중화[15]. R1, R2, RTrimming 통해 PTAT 전류 흐름, Q4, Q5 음 TC 온도 보상용. 생성된 레퍼런스 전압 VREF 식 (4):

VREF = 2VBE + (1 + (R2 + RTrimming)/R1) VT ln N

(R2 + RTrimming)/R1 비율 조정으로 저온 드리프트 온도 보상 레퍼런스 전압 실현.

피드백

증폭기와 밴드갭 코어에 LNFL 형성, 두 작은 LNFL로 구성. 첫 번째 loop1: 증폭기 입력→VREF→증폭기 입력 피드백. 두 번째 loop2: VREF→밴드갭 코어→증폭기 테일 전류→VREF 피드백. Loop1 증폭기 입력에 양성 피드백과 음성 피드백 이중 국소 루프. 양성 피드백 루프: Q5, R2, R1, Q1, MP8, MX 구성. 음성 피드백 루프: Q5, R2, Q2, MX 구성. 양성/음성 피드백 루프 이득 식 (5), (6):

AV,PF = (RTrimming/(R1+RTrimming+R2)) gm,Q1 ro,MP8

AV,NF = ((R1+RTrimming)/(R1+RTrimming+R2)) gm,Q2 ro,MP8

gm,Q1은 Q1 트랜스컨덕턴스, ro,MP8은 MP8 출력 저항, Q1 Q2 gm 대략 동일. 음성 피드백 루프 효과 양성보다 강해 loop1 피드백 루프 거동, 루프 특성 식 (7), (8):

Tloop1 ≈ (R1/(R1+RTrimming+R2)) gm,Q1 ro,MP8

p0 ≈ 1/(ro,MP8 C1)

p0 지배 극점. Loop2 성능 식 (9), (10):

Tloop2 ≈ (1/gm,MP8)/(R1+RTrimming+R2)

p1 ≈ gm,MP8/C1

gm,MP8 MP8 트랜스컨덕턴스, p1 지배 극점. 결과 LNFL 총 루프 이득 식 (11):

TLNFL ≈ (R1 gm,Q1 ro,MP8 + 1/gm,MP8)/(R1+RTrimming+R2) × (1+s/z0)/((1+s/p0)(1+s/p1))

식 (2) 고려해 식 (11) 재작성 식 (12):

TLNFL ≈ (ro,MP8 ln N + 1/gm,MP8)/(R1+RTrimming+R2) × (1+s/z0)/((1+s/p0)(1+s/p1))

z0 ≈ gm,MP8/[C1(1+1/ln N)]. 제안 설계 N=8로 영점 z0 약 극점 p1 2배 근접, LNFL 루프 대역폭 2배 확장.

전류 증폭기, 밴드갭 코어, 증폭기로 GSBL 형성, 컴팩트 구조로 전체 회로 바이어스 전류 자가 바이어스 방식 공급, PSRR 성능 향상. GSBL 루프 이득 식 (13):

TGSBL ≈ K(1/3 gm,MP8 ∥ 1/gm,MX)/(R1+RTrimming+R2)

gm,MX 트랜지스터 MX 트랜스컨덕턴스. MX 주요 효과 VREF 등가 임피던스 낮춰 루프 보상 편의. 제안 설계 TGSBL 1 미만 설정 발진 방지.

LNFL과 GSBL 도움으로 생성 레퍼런스 전압 VREF 안정성 크게 개선.

제안 전압 레퍼런스 PSRR

제안 회로 PSRR 계산 단순화 위해 레퍼런스 전압 VREF로 구동 부분 등가 저항 우선 계산. 계산 다이어그램 그림 3[16].

그림 4a 그림 3에서 흐르는 전류 I1, I2에 대한 회로 브랜치 1, 2 등가 저항 계산 소신호 모델. 등가 저항 Req1,2 식 (14):

Req1,2 ≈ 3Req,4 ro,Q1 / (3gm,Q1 ro,Q1(RT+R1+ro,Q3) + gm,Q1 R1 ro,Q1 + 3Req,4)

gm,Q1 ro,Q1 Q1 트랜스컨덕턴스 출력 저항, Req,4 I4 브랜치 등가 저항. 그림 2 MP6 게이트 전압 MP7 드레인 전압 결정되므로 노드 M 전원 잡음 감쇠(PSNA)도 계산, 식 (15):

VM = ΔVref + (gm,Q1 R1 ro,Q2)/(2gm,MP7(ro,Q2+ro,MP8)Req,4) ΔVref ≈ ΔVref

ro,MP8 ro,Q2 MP8 Q2 출력 저항, gm,MP7 MP7 트랜스컨덕턴스. 식 (15) 주장대로 공급 잡음 MP6 소스-게이트 전압 영향 미미. MP6 고임피던스 ro,MP6 역할, 증폭기와 밴드갭 코어 부분 잡음 영향 분리.

그림 3 I3 브랜치 등가 저항 그림 4b 유도, 식 (16):

Req3 ≈ 6Req,4 / (gm,Mx[3gm,Q1 ro,Q1(RT+R1+ro,Q3) + 3Req,4 + gm,Q1 ro,Q1 R1])

gm,Mx Mx 트랜스컨덕턴스. 그림 3 I4 브랜치 등가 저항 소신호 모델 그림 4c, 식 (17):

Req4 ≈ 1/gm,Q5 + R1 + RT + 1/gm,Q4 + R2

따라서 그림 3 증폭기 및 밴드갭 코어 부분 소신호 등가 저항 식 (18):

Req = Req1,2 ∥ Req3 ∥ Req4

따라서 제안 전압 레퍼런스 총 PSRR 그림 5 설명, 식 (19):

ΔVref/ΔVCC ≈ 6Req,4 / (gm,Mx gm,MP3 ro,MP3 ro,MP6[3gm,Q1 ro,Q1(RT+R1+ro,Q3) + 3Req,4 + gm,Q1 ro,Q1 R1])

gm ro >> 1 일반적으로 성립하므로 전원 잡음 생성 레퍼런스 전압 영향 크게 억제.

결과 및 고찰

전압 레퍼런스 180nm BCD 공정 구현, 레이아웃 그림 6, 0.05690 mm² 활성 면적 차지.

시뮬레이션 시작 파형 그림 7, 전원 전압 확립 과도 절차 예시. 공급 전압 작을 때 전체 레퍼런스 회로 완전 동작 안 함, 시작 브랜치 전류 매우 작고 레퍼런스 전압 0 유지. 전원 전압 상승에 따라 생성 레퍼런스 전압 최초 그림 2 증폭기 부분 비정상 동작으로 약 2VBE에서 안정. 공급 전압 제안 BGR 최소 필요 공급 전압 초과 시 코어 연산 증폭기 작동 시작, 레퍼런스 전압 원하는 값 빠르게 안정. 또한 시작 전류 원하는 레퍼런스 전압에서 약 0으로 감소, 제안 SBCS가 GSBL로 전류 공급 대체. 시작 회로 전력 소비 칩 전체 작은 부분 차지.

생성 레퍼런스 전압 VREF 온도 특성 그림 8. -55°C~125°C 범위 VREF 전압 변동 11.3mV, TC 25 ppm/°C 달성.

그림 9 레퍼런스 출력 전압 선 감도(LS) 시연. 제안 BGR 3V 이상 공급 전압 성공적 구축, VREF 변동 3-5V 공급 전압 내 0.2mV. 우수한 LS 0.08‰/V 실현.

개선된 PSRR 성능 그림 10, 저주파 76dB 이론 결과 식 (19) 일치, 1MHz까지 46dB 이상.

기존 이진 트리밍 방법 제안 BGR 적합, RTrimming 8비트 트리밍 채택. 9mV/LSB 트리밍 스텝 실현. 표 1은 3-5V 공급 전압, -55~125°C 온도 범위, 공정 코너(일반, 느림, 빠름) 차이 하 트리밍된 전압 레퍼런스 성능. 표 1과 같이 온도 드리프트 0.6% 이내, LS 0.12‰/V 이하, PSRR 71dB@10Hz 이상.

표 2 제안 전압 레퍼런스 특성 요약 및 기존 보고 전압 레퍼런스 비교. 제안 전압 레퍼런스 고 공급 안정성 목표, 고차 온도 보상 미사용. 따라서 온도나 전력 최적화 주력 [11,12,13] TC 제안보다 작음. 제안 전압 레퍼런스 TC 문헌 보고 곡률 보상법으로 추가 최적화 가능. 제안 컴팩트 구조로 LNFL과 GSBL 온도 독립 레퍼런스 전압과 동시 실현, 표 2 최고 PSRR과 LS 성능.

결론

본 논문 컴팩트 자가 바이어스 BGR 고 PSRR 제시. PTAT 전압 비대칭 입력 오프셋 전압 연산 증폭기로 구현, 음 온도 전압 중첩해 레퍼런스 출력 전압 생성. 동시에 두 피드백 루프 LNFL과 GSBL 동일 부품으로 온도 안정성 실현, 구조 복잡도 감소. 전체 회로 바이어스 전류 자가 충족, 전원 감도 개선 고 PSRR 달성.

데이터 및 재료 가용성

본 연구 생성/분석 모든 데이터 본 게재 논문 포함.

약어

BGR:

밴드갭 레퍼런스

PSRR:

전원 제거 비율

TC:

온도 계수

PTAT:

절대 온도 비례

LNFL:

국소 음성 피드백 루프