5·6변수 카르노 맵 마스터하기: 효율적 논리 설계를 위해

조합 논리가 커질수록 카르노 맵 크기도 확장됩니다. 5·6변수 맵이 언제 적절한지, 셀을 어떻게 해석하고 그룹화하는지 알면 FPGA와 ASIC 설계에서 논리 사용량을 크게 줄일 수 있습니다.

알테라(현 인텔)는 수천 고객 설계를 분석해 일반적인 팬인 크기를 이해했습니다. 결과 분포는 2~6입력에서 거의 평탄했고 5에서 명확한 피크. 실제 대부분 회로는 6입력 이하, 평균 설계는 5입력 내에 편안히 맞습니다.

알테라 자체 데이터, 고객 설계 라이브러리에서 추출, 로직 콘 검토, LUT 기반 노드에 매핑, 각 노드에서 최적일 입력 수로 정렬해 팬인 분포가 2~6입력 사이 거의 평탄하며 5에서 멋진 피크 있음을 발견.

아래는 고전적인 5변수 카르노 맵.

5변수 K-맵 (반사 맵)

구형 반사 스타일은 맵 상단(6변수 맵이면 측면도)에 전체 그레이 코드 레이블. 그레이 코드가 맵 중심을 기준으로 미러링되는 관례, 많은 고전 교과서에 나옴. 더 새로운 선호 레이아웃은 다음.

오버레이 버전 K-맵

오버레이 맵은 두 개의 동일한 4셀 서브맵으로 구성되며, 상단의 3비트 주소 최상위 비트만 다릅니다. 번호가 반사 맵과 다름: 최상위 자릿수 무시하면 시퀀스 00, 01, 11, 10이 두 서브맵 모두에 출현. 8비트 시퀀스는 그레이 코드가 아니지만 2비트 접미사 01, 10은 그레이 코드.

5변수 맵을 실제 문제에 적용: 5비트 이진 입력(A=MSB, B, C, D, E)을 받아 이진수가 소수일 때 논리 HIGH 출력하는 회로 설계.

5비트 범위 내 소수는 (1, 2, 3, 5, 7, 11, 13, 17, 19, 23, 29, 31). 각 해당 셀에 1 표시 후 1들 그룹화. 단순화 식 작성.

반사 맵에서 4셀 그룹 A'B'E는 두 미러 쌍 걸쳐 있고, 2셀 그룹 AB'DE는 반사 쌍으로 나타남. 오버레이 맵 사용 시 두 절반 간 미러 이미지 찾아야 함.

Out = A'B'E + B'C'E + A'CDE + A'CD'E + ABCE + AB'DE + A'B'C'D

아래는 같은 식의 오버레이 버전.

두 맵 비교 시 주소 체계 차이로 일부 셀 이동. 한 절반을 다른 위에 오버레이하면 겹치는 그룹이 단순화 안내. 예: 4셀 그룹 A'B'E는 패턴 ABCDE = 00xx1 커버, 즉 A, B, E가 각각 0,0,1로 고정되고 C, D는 변함.

6변수 카르노 맵 예제. 네 서브맵을 정신적으로 쌓아올려 Out = C'F' 구현하는 4셀 그룹 식별.

6변수 맵 설명 위해 3비트 크기 비교기 고려: equal, greater-than, less-than 세 출력 생성. 비교기는 두 3비트 입력 A₂A₁A₀, B₂B₁B₀ 받음. 단순화 위해 A > B 출력만 풀어봄.

6변수 K-맵

아래 오버레이 맵은 3비트 비교기 A > B 출력 논리 단순화 지원. 상단과 좌측의 이진 주소 코드는 완전한 3비트 그레이 코드 아니지만 네 서브맵 각각의 2비트 코드는 그레이.

ABC가 XYZ 초과하는 곳에 1 플로팅. 맵이 그에 따라 채워짐.

그룹화 가이드라인:

• 16셀 그룹 하나
• 8셀 그룹 둘
• 4셀 그룹 넷

16셀 그룹 AX'는 오른쪽 아래 서브맵 차지. 두 8셀 그룹은 상하 서브맵의 동일한 4셀 패턴 오버레이로 형성. 맵에 네 4셀 그룹 출현, 각각 곱 항 산출. 최종 곱의 합 축약은 일곱 항 포함.

1 개수 세면 28개. 축약 전 SOP는 6입력 28 곱 항. K-맵이 4이하 입력 7 곱 항으로 극적 단순화.

배선도는 생략, 4-TTL 로직 패밀리 부품으로 3비트 크기 비교기(A > B) 부품 리스트:

• 1 × 7410 트리플 3입력 NAND 게이트 (AX', ABY', BX'Y')
• 2 × 7420 듀얼 4입력 NAND 게이트 (ABCZ', ACY'Z', BCX'Z', CX'Y'Z')
• 1 × 7430 8입력 NAND 게이트 (최종 7항 출력용)

복습

• 불 대수, 카르노 맵, CAD는 논리 단순화 필수 도구.
• 최소 비용 솔루션은 최소 게이트, 최소 입력 사용.
• 벤 다이어그램은 불 식 시각화 후 K-맵 변환 도움.
• K-맵 셀은 그레이 코드로 구성, 중복성 드러내 단순화 가능케 함.
• 곱의 합(SOP) 식은 보통 AND 게이트들이 단일 OR 게이트에 공급되는 구조로 구현.
• SOP는 AND와 OR을 NAND로 교체해 NAND-NAND 로직으로 구현 가능.
• 합의 곱(POS)은 덜 흔하지만 맵의 0들(맥스터민트) 기반으로 OR 게이트들이 단일 AND 게이트에 공급되는 구조로 구현 가능.