이진 가산기

두 개의 이진 비트를 더할 수 있는 장치를 만들고 싶다고 가정합니다. 이러한 장치를 반가산기라고 하며 게이트 회로는 다음과 같습니다.

Σ 기호는 합산의 최하위 비트(LSB)인 반가산기의 "합" 출력을 나타냅니다. C_아웃 합계의 최상위 비트(MSB)인 반가산기의 "캐리" 출력을 나타냅니다.

래더(릴레이) 로직에서 이와 동일한 기능을 구현하면 다음과 같을 것입니다.

두 회로 모두 두 개의 이진수를 더할 수 있습니다. 비트를 함께 추가하는 방법에 대한 수학적 "규칙"은 회로의 고정 배선 논리에 내재되어 있습니다.

곱셈과 같은 이진 비트로 다른 산술 연산을 수행하려면 다른 회로를 구성해야 합니다. 위의 회로 설계는 2개의 이진 비트를 함께 추가하는 한 가지 기능만 수행합니다. 다른 작업을 수행하려면 배선을 다시 해야 하고 구성 요소가 다를 수 있습니다.

이러한 의미에서 디지털 산술 회로는 아날로그 산술(연산 증폭기) 회로와 크게 다르지 않습니다. 더도 그 이하도 아닙니다. 그러나 우리는 이러한 방식으로 디지털 컴퓨터 회로를 설계하는 것으로 제한되지 않습니다.

모든 산술 연산에 대한 수학적 "규칙"을 게이트 사이에 유선 연결이 아닌 디지털 데이터 형태로 포함하는 것이 가능합니다. 그 결과 완전히 새로운 종류의 디지털 장치인 프로그래밍 가능한 컴퓨터를 탄생시킨 비할 데 없는 유연성을 제공합니다. .

이 장이 완전한 것은 아니지만 입문 교과서에서 종종 간과되는 두 가지 장치부터 시작하여 프로그래밍 가능한 컴퓨터 장치의 특성에 대한 독특하고 흥미로운 관점을 제공합니다. 룩업 테이블 메모리 및 유한 상태 기계 .

관련 워크시트: