병렬 회로 완벽 이해: 전압, 전류, 저항 원리

이 글에서는 병렬 전기 회로를 지배하는 세 가지 기초 규칙인 전압 동일성, 전류 덧셈, 저항 감소를 해설합니다. 이 개념들은 DC 회로 설계나 트러블슈팅을 하는 누구에게나 중요합니다.

1. 전압: 병렬 네트워크의 모든 부품은 동일한 전위차를 경험합니다.
2. 전류: 소스가 공급하는 총 전류는 모든 분기 전류의 대수적 합과 같습니다.
3. 저항: 병렬 네트워크의 유효 저항은 항상 가장 작은 개별 저항보다 낮습니다.

아래에서 9V 배터리로 구동되는 간단한 3저항기 병렬 회로로 각 규칙을 설명합니다.

규칙 1: 병렬 회로에서 전압 동일성

병렬 배열을 정의하는 두 노드가 전기적으로 공통이므로, 그들 사이의 전압 측정값은 모든 분기에서 동일합니다. 위 다이어그램에서 R₁, R₂, R₃ 양단 전압은 배터리 전압과 같은 9V입니다.

시작 값들을 다음 표에 요약할 수 있습니다(동반 이미지로 설명):

규칙 2: 병렬 회로에서 전류 덧셈

각 분기는 공유된 9V를 사용하여 옴의 법칙 I = V/R으로 전류를 계산할 수 있습니다. 개별 전류들은:

양극 단자로 들어오는 전류가 분기들로 나뉘므로, 배터리가 공급하는 총 전류는 분기 전류들의 합입니다:

예제에서 총 전류는 0.9mA + 4.5mA + 9mA = 14.4mA입니다.

총 저항 계산

전체 네트워크에 옴의 법칙을 적용하면 유효 저항이 나옵니다:

합성 저항(625Ω)이 어떤 단일 저항보다도 낮음에 주목하세요—병렬 연결의 예상된 결과입니다.

병렬 저항의 수학적 관계

일반 공식은:

저항기를 더 추가하면 우변의 역수 항 시리즈가 단순히 연장됩니다.

SPICE로 병렬 회로 시뮬레이션

계산을 검증하기 위해 SPICE로 회로 모델링을 할 수 있습니다. SPICE는 공통 노드 번호를 요구하므로, 두 공유 노드를 0과 1로 재레이블합니다:

분기 전류는 각 저항기와 직렬로 삽입된 0전압 소스를 통해 측정합니다:

결과 넷리스트:

Parallel circuit
v1 1 0
r1 2 0 10k
r2 3 0 2k
r3 4 0 1k
vr1 1 2 dc 0
vr2 1 3 dc 0
vr3 1 4 dc 0
.dc v1 9 9 1
.print dc v(2,0) v(3,0) v(4,0)
.print dc i(vr1) i(vr2) i(vr3)
.end

시뮬레이션 결과:

부품	전압 (V)
v1 (배터리)	9.000E+00
R1	9.000E+00
R2	9.000E+00
R3	9.000E+00

전류 값들:

부품	전류 (A)
v1 (배터리)	9.000E+00
IR1	9.000E-04
IR2	4.500E-03
IR3	9.000E-03

이 결과들은 손 계산과 일치하여 이론을 확인합니다.

핵심 요약

• 모든 분기는 같은 전압을 공유합니다.
• 분기가 추가될수록 유효 저항은 감소합니다.
• 분기 전류들이 합쳐져 총 소스 전류가 됩니다.

이 규칙들을 이해하면 어떤 병렬 네트워크의 동작도 정확히 예측할 수 있습니다.

추가 자료

• 병렬 DC 회로 연습 워크시트 (정답 포함)
• 전기 회로를 위한 대수 방정식 조작 워크시트