병렬 R-L-C 회로 분석: 임피던스, 전류, SPICE 시뮬레이션

직렬 회로의 같은 저항, 인덕터, 커패시터를 병렬로 재배열하면 다음 예제를 얻습니다.

병렬 소자의 임피던스

소자들을 병렬로 연결해도 개별 임피던스는 변하지 않습니다. 같은 공급 주파수에서 유도 및 용량성 리액턴스는 그대로 유지됩니다.

각 소자를 임피던스(Z)로 표현하면 분석 표를 구성하고 병렬 회로 규칙을 직렬 경우와 유사하게 적용할 수 있습니다.

전압이 모든 분기에 균등하게 공유되므로, 총 공급 전압을 표의 모든 열에 할당합니다.

옴의 법칙(I = E / Z)을 수직으로 적용해 각 분기 전류를 구합니다.

총 전류와 총 임피던스 계산

총 전류와 전체 임피던스를 결정하는 두 가지 효과적인 전략이 있습니다:

• 병렬 임피던스 등가 공식 Z_Total = 1/(1/Z_R + 1/Z_L + 1/Z_C)로 등가 임피던스를 구한 뒤, I = E / Z_Total로 총 전류 계산.
• 개별 분기 전류들을 합해 총 전류 구하기(병렬 회로에서 총 전류는 모든 분기 전류의 대수적 합). 옴의 법칙으로 총 전압과 총 전류에서 총 임피던스 유도: Z = E / I.

첫 번째 방법은 복소수 역수를 다루어야 하지만, 두 번째 방법은 손으로 계산할 때 더 직관적입니다.

SPICE 시뮬레이션으로 분석을 검증해 봅시다.

아래는 회로의 SPICE 넷리스트입니다. 0V로 설정된 더미 전압원들이 분기 전류 측정점으로 사용됩니다.

ac r-l-c circuit
v1 1 0 ac 120 sin
vi 1 2 ac 0
vir 2 3 ac 0
vil 2 4 ac 0
rbogus 4 5 1e-12
vic 2 6 ac 0
r1 3 0 250
l1 5 0 650m
c1 6 0 1.5u
.ac lin 1 60 60
.print ac i(vi) i(vir) i(vil) i(vic)
.print ac ip(vi) ip(vir) ip(vil) ip(vic)
.end

60Hz에서의 샘플 출력:

freq i(vi) i(vir) i(vil) i(vic)
6.000E+01 6.390E-01 4.800E-01 4.897E-01 6.786E-02
freq ip(vi) ip(vir) ip(vil) ip(vic)
6.000E+01 -4.131E+01 0.000E+00 -9.000E+01 9.000E+01

두 계산 방법 모두 정확히 수행하면 같은 총 전류와 임피던스를 산출합니다. 추가 연습은 직렬-병렬 조합 교류 회로 워크시트를 참조하세요.

관련 워크시트

• 직렬-병렬 조합 교류 회로 워크시트