노트북 PCB의 EMC를 보장하는 세 가지 설계 고려 사항

노트북 PCB의 경우 일반적으로 6층 또는 8층 회로 기판이 선택됩니다. 그러나 비용을 고려할 때 6레이어 PCB는 PCB 설계자에게 최적의 선택입니다. 안타깝게도 6층 PCB를 위한 EMC(Electromagnetic Compatibility) 설계는 기판 설계자를 괴롭히고 있습니다.

노트북 개발 설계는 매우 복잡한 절차이므로 EMC 설계는 처음부터 끝까지 신중하게 고려해야 합니다. 사실상, 최적의 EMC 달성은 이 기사에서 자세히 소개되고 논의될 세 가지 주요 고려 사항에 달려 있습니다.

첫 번째 고려 사항:계획 설계

노트북 PCB 설계 과정에서 첫 번째 단계는 Scheme 설계를 구현하는 것입니다. 즉, 칩 및 구멍 위치를 포함하여 본격적인 개발 전에 제품의 전체 배열 및 매크로 배포가 결정되어야 합니다. 그런 다음 EMC 엔지니어는 브리지 위치 및 클록 칩 위치 및 추적과 같은 EMC 요구 사항을 준수하도록 칩 위치 및 구멍 요구 사항을 조정하기 위해 EMC 평가를 수행합니다. EMC 평가를 더 잘 수행하기 위해 노트북 PCB 스케치를 그릴 수 있습니다.

EMC 평가는 주로 다음과 같은 측면을 다룹니다.
• 위치 및 라우팅 추적. LCD와 마더보드 사이의 연결 와이어 라우팅 또는 FFC-FPC 커넥터 라우팅을 검사해야 합니다.
• PCB 높이 제한 검사. 고속 신호 와이어는 주변 구성과 함께 회로 기판을 나타내는 제로 높이 영역에 배열할 수 없습니다. 주변 구성에는 HDD, ODD 등이 포함됩니다.
• 인클로저 차폐 영역 검사. 고속 신호선은 키보드 위치, 메모리 커버 등 차폐 효율을 떨어뜨리기 때문에 노광 영역이나 분할 영역에 배치할 수 없습니다.
• 노트북 커버 검사. 접지점이 30mm 마다 인클로저 실드로 연결될 수 있도록 하드웨어 커버와 메모리 커버가 포함되어 있습니다.
• 각 유닛 검사에서 소형 PCB의 접지 - 각 유닛의 소형 PCB 사이에 완벽한 연결이 보장되어야 하고 나사를 통해 접지되어야 합니다. 큰 접지 임피던스를 방지하고 노이즈 신호가 우주로 방사되는 것을 방지합니다.
• 낮은 접지 임피던스를 보장하기 위해 일부 특수 회로의 경우 예비 접지 지점을 유지해야 합니다.
• 전원 노이즈 영역 검사. 전원 영역의 불안정성은 외란이 발생하면서 각 칩에 불안정한 전원을 공급하여 전체 설계를 실패로 이끌거나 칩을 안정성에서 멀어지게 합니다.
• 가장 중요한 규칙 중 하나는 PCB의 주요 칩 레이아웃과 그 추적 추세입니다. 확인하고 검사해야 합니다.

두 번째 고려사항:PCB 설계

PCB 설계는 우수한 PCB 설계가 최적의 EMC 달성의 전제 조건이기 때문에 EMC 노력에서 매우 중요한 연결 고리입니다. EMC를 고려하지 않은 PCB 설계는 의심할 여지 없이 비용과 시간 낭비를 초래할 것입니다. PCB 설계에서 제기해야 하는 첫 번째 질문은 전자기 간섭(EMI)이 생성되는 방식과 전송되는 이유입니다. 두 질문에 모두 정확하게 답하지 않으면 최적의 PCB 설계를 얻을 수 없습니다. 이러한 질문에 대한 답은 이 기사의 다음 부분에서 논의될 것입니다. 이상적인 PCB 설계 규칙은 다음과 같습니다. EMC는 설계 초기에 고려되어야 하고 설계 합리성은 고수되어야 합니다. 또한 저렴한 비용으로 추적 기술을 적용하는 것이 가장 좋습니다. 인쇄 회로 기판의 세부 설계 규칙은 다음과 같습니다.
• 고속 신호 배선은 커넥터 아래에 놓일 수 없으며 전원 회로는 커넥터에서 멀리 떨어져 있어야 합니다.
• 고속 신호 배선은 배선할 수 없습니다. 모든 평면의 PCB 가장자리에서 보드 가장자리와 해당 전선 사이의 간격은 50mils 이상이어야 합니다.
• USB, LAN, PCI 카드 신호선은 고속 신호선에서 최대한 멀리 떨어지거나 보호되어야 합니다. 접지선으로. 또한, 접지 홀은 합리적으로 설계되어야 합니다.
• 고속 신호선은 내부 레이어에 배치되어야 합니다.
• 마이크 폰/헤드폰은 아날로그 회로이므로 다른 회로로부터 최대한 침해되어야 합니다. 가능한 한.
• 클록 신호 배선은 IC에서 나온 후 내부 레이어에 배열되어야 하며 I/O 인터페이스 및 기타 트레이스의 신호 배선에서 위반되어야 합니다. 클럭 신호 배선은 이미지 효과를 향상시킬 수 있도록 기준 접지면 근처에 배치해야 합니다. 또한 모든 클록 신호 트레이스가 클록 소스에 가까울 때 RC 터미널 연결을 사용할 수 있어야 합니다.
• 전원 및 접지 레이아웃은 루프 문제가 줄어들면서 가능한 한 컴팩트해야 합니다. 전원 사이의 해자 너비는 추적이 포함되지 않은 완전한 접지면이 있는 15mil입니다. 분할 접지가 너무 많으면 접지 임피던스가 증가하므로 분할 접지를 줄여야 합니다.
• 감결합 커패시터를 합리적으로 적용하는 것도 PCB 설계의 핵심 관심사입니다. 고속 신호선은 최상층에서 최하층으로 흐르지 않도록 해야 하며 접지 임피던스를 줄이기 위해 접지 구멍을 만들어야 합니다. 또한 IC 단자와 각 전원층에 디커플링 커패시터를 추가해야 합니다. 최소한 디커플링 커패시터 위치는 사전에 예약해야 합니다.
• Anti-EMI 부품은 애플리케이션 및 가격에 따라 적절하게 적용되어야 합니다.

세 번째 고려사항:PCB 검사

먼저 엔지니어의 마음에 고주파수 자유공간의 임피던스가 377ohm이라는 개념이 뿌리를 내려야 합니다. 일반 EMI의 공간 방사는 신호 루프가 공간 임피던스와 동등할 수 있는 단계에 도달하기 때문에 공간에서 신호가 방사됩니다. 이 점을 이해하려면 신호 루프 임피던스를 낮추는 것이 매우 필요합니다.

신호 루프 임피던스를 제어하기 위한 주요 방법은 신호 길이 감소 및 루프 면적 축소에 있습니다. 또한 루프 반사를 제어하려면 적절한 단자 연결을 수행해야 합니다. 사실 신호 루프를 제어하는 ​​한 가지 방법은 키 신호 접지에 있습니다. 추적 자체가 고주파수 임피던스를 특징으로 하기 때문에 몇 번 동안 구멍을 통해 접지에 연결하기 위해 접지 또는 접지 와이어를 활용하는 것이 가장 좋습니다. 이러한 많은 설계는 클록 신호를 초과하는 방사를 피하는 데 성공합니다.

또한, 신호가 분할 영역을 통과하는 것을 막기 위해 많은 엔지니어가 신호로 접지를 분할하지만 추적 과정에서 기억하지 못합니다. 결과적으로 신호 루프가 넓은 영역을 커버하므로 트레이스 길이가 늘어납니다.

EMI 전송 부분은 바이패스 캐패시터와 디커플링 캐패시터를 합리적으로 적용하는 것이 중요합니다. 바이패스 커패시터는 리드가 가장 작은 칩 전원 핀과 접지선에 배열되어야 합니다. 디커플링 캐패시터는 트레이싱 임피던스로 인해 전원과 접지선의 커플링 노이즈를 막기 위해 전류 요구 변화가 가장 큰 곳에 배치해야 합니다. 물론 노이즈를 흡수하기 위해 자기를 사용할 수 있습니다. 인덕터는 때때로 노이즈를 필터링하는 데에도 사용할 수 있습니다. 그러나 인덕터는 주파수 응답 범위를 특징으로 하며 패키지도 주파수 응답을 결정한다는 점에 유의해야 합니다.

유용한 리소스:
• 전자 제품 EMC 성능의 PCB 레이아웃 영향
• PCB EMC 설계의 첫 번째 성공 보장
• EMC 개선을 위한 PCB 파티셔닝 설계 규칙
• 가장 포괄적 EMI 및 EMC 자동화 도구 소개
• 노트북 PCB 조립 기술
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작