현재 고속 PCB 설계는 통신, 컴퓨터, 그래픽 및 이미지 처리 등 수많은 분야에 널리 적용되고 있으며, 모든 고부가가치 고기술 제품은 저전력 소비, 저전자기 복사, 고신뢰성, 소형화, 경량화를 향해 설계되고 있습니다. 이러한 목표를 달성하기 위해 스루홀 기술(THT) 설계와 구현은 고속 PCB 설계에서 극히 중요한 의미를 가집니다.
스루홀은 다층 PCB 설계의 필수 요소 중 하나입니다. 스루홀은 비아, 패드, 전원 평면의 격리 영역 세 부분으로 구성되며, 다음 이미지에서 확인할 수 있습니다. THT는 화학 증착 방식으로 홀 벽에 금속 층을 도금하여 회로 보드의 각 내부 레이어나 평면의 동박을 서로 연결할 수 있게 합니다. 스루홀의 양면은 일반적인 패드 모양으로 생성되며, 둘 다 상단 및 하단 레이어의 배선과 직접 연결될 수 있고 비연결 상태로 유지될 수도 있습니다. 스루홀은 전기적 연결, 고정, 컴포넌트 위치 결정 역할을 합니다.
THT 관점에서 스루홀은 일반적으로 관통 홀 비아, 블라인드 비아, 베리드 비아로 분류됩니다:
블라인드 비아와 베리드 비아 모두 회로 보드의 내부 레이어에 위치하며 라미네이션 이전에 생성됩니다.
스루홀은 그라운드에 기생 정전용량을 가집니다. 그라운드 평면의 격리 비아 직경은 D₂, 스루홀 패드 직경은 D₁, PCB 두께는 T, 기판 재료의 유전 상수는 ε입니다. 그러면 스루홀의 기생 정전용량은 공식 C=1.41εTD₁/(D₂-D₁)로 계산할 수 있습니다.
기생 정전용량이 회로에 미치는 주된 영향은 신호 상승 시간을 연장하고 회로 실행 속도를 낮추는 것입니다. 따라서 기생 정전용량이 낮을수록 좋습니다.
스루홀은 기생 인덕턴스도 가집니다. 고속 디지털 회로 설계 과정에서 기생 인덕턴스로 인한 위험은 보통 기생 정전용량보다 더 큽니다. 기생 직렬 인덕턴스는 바이패스 커패시턴스의 기능을 약화시키고 전체 전원 시스템의 필터링 효과를 감소시킵니다. 스루홀의 인덕턴스를 L, 스루홀 길이를 h, 비아 직경을 d로 표시하면, 스루홀의 기생 인덕턴스는 공식 L=5.08h[ln(4h/d)+1]에 따라 계산할 수 있습니다.
이 공식에 따르면 스루홀 직경은 인덕턴스와 거의 관련이 없으며, 인덕턴스에 영향을 주는 가장 큰 요소는 스루홀 길이입니다.
비 THT에서 블라인드 비아와 베리드 비아의 적용은 PCB 크기와 품질(레이어 수 포함)을 크게 줄이고, 전자파 적합성(EMC)을 개선하며, 비용을 최소화할 수 있습니다. 또한 설계 작업이 훨씬 쉬워집니다. 전통적인 PCB 설계와 제조 공정에서 스루홀은 보통 많은 문제를 야기합니다. 첫째, 유효 공간의 대부분을 차지합니다. 둘째, 너무 높은 밀도의 스루홀은 PCB 보드 내부 배선에 도전을 줍니다.
PCB 설계에서 패드와 스루홀 크기가 지속적으로 줄어들어도, 보드 두께가 비례적으로 줄어들지 않으면 종횡비가 상승하고 종횡비가 증가하면 신뢰성이 감소합니다. 레이저 드릴링 기술과 플라즈마 건식 에칭 기술의 성숙으로 비 THT 소형 블라인드 비아와 베리드 비아가 또 다른 가능성이 되었습니다. 이 홀들의 직경이 0.3mm일 때 기생 파라미터는 기존 비아의 1/10이 되어 PCB 신뢰성이 향상됩니다.
비 THT 적용으로 PCB 보드상의 대형 스루홀 수가 줄어들어 배선을 위한 더 많은 공간을 확보할 수 있습니다. 남은 공간은 대면적 차폐로 사용하여 EMI/RFI 성능을 개선할 수 있습니다. 또한 더 많은 남은 공간을 내부 컴포넌트와 키 네트워크 케이블의 부분 차폐로 사용하여 최적의 전기적 성능을 갖게 할 수 있습니다. 비 THT 비아의 적용은 컴포넌트 핀이 관통하기 쉽게 만들어 BGA(볼 그리드 어레이) 컴포넌트 같은 고밀도 핀 컴포넌트의 배선을 더 쉽게 만듭니다.
일반적인 PCB 설계 단계에서 기생 정전용량과 기생 인덕턴스는 스루홀에 거의 영향을 주지 않습니다. 1~4층 PCB 설계의 경우 비아, 패드, 그라운드 평면 격리 영역에 각각 0.36mm, 0.61mm, 1.02mm 직경의 스루홀을 선택할 수 있습니다. 특수 요구 사항이 있는 일부 신호 트레이스는 0.41mm, 0.81mm, 1.32mm 직경의 스루홀에 의존할 수 있습니다.
위에서 언급한 THT의 기생 특성에 따르면, 단순해 보이는 THT가 고속 PCB 설계에서 회로 설계에 큰 부정적 영향을 미치는 것을 알 수 있습니다. THT의 기생 효과에서 비롯된 나쁜 영향을 줄이기 위해 다음 팁을 참조로 제공합니다:
물론 PCB 설계 단계에서 구체적인 문제는 구체적으로 분석해야 합니다. 비용과 신호 품질이라는 두 가지 다른 측면은 결코 피할 수 없습니다. 고속 PCB 설계 과정에서 균형 잡힌 고려를 통해 수용 가능한 비용으로 최적의 신호 품질을 포착해야 합니다.
산업기술
고속 전자 시스템에 관해서는 인쇄 회로 기판 설계의 성공이 이론과 실천 모두에서 전자파 적합성(EMC) 시스템의 높은 문제 해결로 직접 이어집니다. EMC 표준을 충족하기 위해 고속 PCB 설계는 큰 도전에 직면해 있으므로 고속 PCB 설계자는 설계 과정에서 전통적인 설계 철학과 접근 방식을 버려야 합니다. 이 글은 주로 실무 관점에서 고속 PCB 설계 과정에서의 오해와 전략을 분석합니다. 고속 PCB 재료의 유전율(Dielectric Constant) 현재 고속 PCB 설계에는 주로 세 가지 설계 기술이 있습니다: 노이즈 및 지
IC(집적 회로) 설계 및 제조 지속 가능한 발전에서 신호 전송 지연과 노이즈 같은 일부 문제 부각이 신호 무결성에 영향을 미칩니다. 따라서 PCB 설계 과정에서 이러한 문제들에 충분한 주의를 기울여야 하며 전자 제품 공정 흐름(시험 생산 및 제조 단계 등)을 감독해야 합니다. 또한 전통적 설계 모듈 하에서 이러한 부각된 문제들을 해결하고 EMC(전자파 적합성) 기술 합리적 적용을 실현하기 위해 PCB 설계가 개선되어야 합니다. 이 글은 주로 전자 장치 PCB 설계에서 EMC 기술 적용 전략을 논의합니다. EMC 개요와 문제들 E
