β-Ga2O3–금속 접촉의 최근 발전

옴 접촉에 대한 접근

현재까지 β-Ga₂의 고유 특성에 대한 조사 O₃ 대부분 MOSFET 구조에서 수행되어 왔으며 일반적으로 두 가지 채널 합성 방법이 채택됩니다. 하나는 미세 기계적으로 박리된 플레이크(나노막)입니다. 다른 하나는 에피택셜 β-Ga₂입니다. O₃ 표 1에 요약된 대로 기본 기판의 필름입니다.

일반적으로 박리된 β-Ga₂ O₃ 플레이크는 모든 기질에 편리하고 비용 효율적으로 전달할 수 있습니다. β-Ga₂의 물질적 특성이 O₃ 박편은 라만 분광법과 원자력 현미경[19]에 의해 입증된 바와 같이 박리 중에 퇴화되지 않습니다. 이러한 장점 때문에 이 방법은 계면 결함의 밀도, 항복 전압, 표면 광자 산란[47,48,49] 및 열적 특성, 즉 자기 발열 효과[50, 51].

표 1에 요약된 바와 같이, Ohmic 접촉을 개선하기 위해 사용되는 방법은 일반적으로 (1) 전처리, (2) 후처리, (3) 다층 금속 전극의 세 가지 유형으로 분류될 수 있습니다. 또한 중간막을 도입하면 표 1에 없는 우수한 Ohmic 접점을 얻을 수도 있습니다.

전처리

이온 주입, 플라즈마 충격 및 반응성 이온 에칭(RIE)을 포함한 전처리는 금속 증착 전에 수행됩니다. Higashiwaki et al. Ti/Au 스택을 RIE 전처리 공정과 함께 사용하여 형성된 접점이 거의 옴 거동을 보인 반면 RIE 처리를 하지 않은 샘플은 그림 3[1]과 같이 쇼트키 거동을 보였다. 상당한 차이는 노출된 Ga-O 결합을 끊음으로써 연속적인 충격을 통해 생성된 자유 산소 원자의 외부 확산에 기인할 수 있으며, β-Ga_{2 O3 . 다른 한편으로, 연속적인 RIE 처리는 또한 접촉 형성 동안 중요한 역할을 하는 상당한 표면 상태를 생성할 것이다[41]. 그림 4는 낮은 드레인 전압에서 준선형 전류를 관찰할 수 있는 관련 DC 출력 특성을 보여줍니다. 그들의 후기 연구에서는 그림 5에서 보듯이 출력 특성이 β-Ga2에 Si 이온 주입과 RIE를 적용한 전류와 드레인 전압 사이에 좋은 선형 관계를 보였다. O3 8.1 × 10 ⁻⁶ 의 극히 낮은 비접촉 저항 Ω∙cm ² 달성했다[12]. 분명히, RIE 및 Si ⁺ 에 의해 얻은 Ohmic 동작 Si 원자는 β-Ga2에서 작은 활성화 에너지를 가진 얕은 도너로 알려져 있기 때문에 함께 주입하면 RIE에 의한 것보다 성능이 뛰어납니다. O3 [34]. 또한 Zhou et al. 고성능 β-Ga2 보고 O3 접촉 금속 증착 이전에 Ar 플라즈마 충격을 받은 전계 효과 트랜지스터[52]. 이에 반해 Ar 폭격이 없는 시료는 쇼트키 접촉을 보였다. 그 차이는 RIE 처리와 마찬가지로 Ar 플라즈마 충격 과정에서 산소 결손 및 표면 상태의 생성에 기인할 수 있습니다.}

(온라인 색상) n-Ga₂에서 RIE 처리를 하거나 하지 않고 제작된 두 접점(증착된 Ti/Au) 사이에서 측정된 I–V 곡선 O₃ 기질. 참조에서 재생산. [1]

(Color online) Ga₂의 DC 출력 특성 O₃ 금속/반도체 전계 효과 트랜지스터. 참조에서 재생산. [1]

Ga₂의 DC I–V 곡선 O₃ MOSFET(L _g =2 μm) RT에서 측정됨. 참조에서 재생산. [12]

위에서 언급한 기술은 옴 접촉의 성능을 향상시킬 수 있지만 이러한 기술은 일반적으로 유도 손상이 반도체 장치에서 공정 엔지니어가 원하는 마지막 마지막 것이고 더 나아가 손상 유도 옴 접촉이 항상 재현 가능한 것은 아니기 때문에 실제로 적용할 수 없습니다.

이러한 이유로 저저항 오믹 컨택을 형성하기 위해 자주 사용되는 위에서 언급한 기존의 기술과 별개로 비교적 새로운 기술인 스핀 온 글라스(SOG) 도핑이 최근 채택되었으며[53], 비접촉 저항은 2.1±2.1 ± 1.4 × 10 ⁻⁵ Ω∙cm ² SOG 도핑 기법의 유효성을 검증하는 결과를 얻었습니다. 그림 6은 SOG 도핑된 β-Ga₂의 출력 특성을 보여줍니다. O₃ 낮은 드레인 전압에서 우수한 선형 동작을 나타내는 MOSFET. 이온 주입과 비교하여 SOG 도핑은 종의 손상 유발 확산을 줄이고 값비싼 이온 주입기를 버려 비용을 낮춥니다. 이온 주입과 유사하게 이 기술의 기본 원리는 S/D 영역을 얕은 도너로 도핑하는 것입니다. 분명히, 의도적으로 도핑된 β-Ga₂로 우수한 저항 접촉을 달성할 수 있습니다. O₃ . 예를 들어, 고도로 도핑된 β-Ga₂ O₃ β-Ga₂를 제작하는 데 사용되었습니다. O₃ 드레인 전류가 1.5A/mm를 초과하는 전계 효과 트랜지스터[50]. 기록적인 높은 드레인 전류는 β-Ga₂의 과도한 도핑으로 인한 것입니다. O₃ 이는 매우 얇은 공핍층을 유발하고 전자는 이 장벽을 가로질러 쉽게 터널링하여 옴 접촉 거동을 유발할 수 있습니다. 흥미롭게도 β-Ga₂의 방향은 O₃ 표면은 또한 접촉 거동에 영향을 미칠 수 있습니다. Baik et al. β-Ga₂에 동일한 전극이 있다고 보고했습니다. O₃ (010)의 대조군 샘플은 쇼트키 거동을 나타내는 반면 (\( \overline{2} \)01) 기판의 샘플은 옴 접촉으로 거동하는 다른 접촉 속성을 보여주었습니다. 이것은 다른 Ga/O 비율과 특정 방향에서 댕글링 본드의 밀도에 기인할 수 있습니다[54].

L이 있는 SOG S/D 도핑 MOSFET의 출력 특성 _g =8μm, 드레인 게이트 간격 L _지 =10μm. 참조에서 재생산. [53]

치료 후

후처리는 주로 어닐링 공정을 참조하여 금속 증착 후에 수행됩니다. 어닐링은 이온 주입 및 플라즈마 충격과 같은 기존 공정 기술로 인한 손상을 줄이는 역할을 합니다. 또한, 금속과 β-Ga₂ 사이의 전도대 불연속성을 감소시킬 수 있는 중간층의 형성에 기여합니다. O₃ . 놀랍게도 온도, 분위기, 열처리 시간 등의 매개변수가 소자의 성능에 중요한 영향을 미칩니다. 공기중 어닐링 및 N₂ 실험 어닐링 분위기가 β-Ga₂에 미치는 영향을 비교하기 위해 구현되었습니다. O₃ 기반 옴 접점 [55]. 그림 7에서 볼 수 있듯이 N₂에서의 어닐링 성능은 공기 중 산소 분압이 높을수록 산소 결손 형성이 억제되기 때문일 수 있습니다. 그러나 온도, 분위기 및 어닐링 시간에 대한 접촉 특성의 의존성이 접촉 특성에 미치는 영향은 명확하지 않습니다. 따라서 어닐링 공정의 매개변수를 최적화하는 것이 더 필요합니다.

β-Ga₂의 전기적 특성 O₃ 열 어닐링 분위기와 어닐링 온도가 다른 플레이크. a 아래의 Ti/Au 연락처 N₂ 그리고 b 공기. 참조에서 재생산. [55]

다층 금속 전극

저항 접촉을 형성하는 또 다른 방법은 금속/반도체 인터페이스에서 SBH를 줄이는 것입니다. SBH는 금속의 일함수와 반도체의 전자 친화력의 차이와 같습니다. 이러한 인식을 기반으로 하면 일함수가 낮은 금속이 β-Ga₂에서 옴 접점을 형성할 것으로 예상할 수 있습니다. O₃ . 그럼에도 불구하고 일함수가 옴접점을 형성하는 지배적인 요인은 아니라는 것이 증명되었다[56].

β-Ga₂에 증착된 9개의 금속 O₃ 일 함수, 용융 온도 및 산화물 안정성과 같은 특성을 기반으로 선택되었습니다[57]. Ti의 금속 일함수와 의도하지 않게 도핑된 β-Ga₂의 전자 친화도 O₃ 각각 4.33eV 및 4.00±0.05eV로 알려져 있으므로[19, 58, 59] 쇼트키 접촉으로 이어지는 인터페이스에 0.22eV의 장벽이 있어야 합니다. 그럼에도 불구하고, Au 캡핑 층과의 Ti 접촉은 어닐링 후 9개 금속 중 가장 낮은 저항을 갖는 옴인 것으로 밝혀졌다. 한편, Bae et al. 박리된 β-Ga₂를 기반으로 한 장치의 Ti/Au 및 Ni/Au에 대한 접촉 속성의 의존성을 조사했습니다. O₃ 플레이크 [55]. 동일한 어닐링 조건에서 Ti/Au 금속 전극을 사용한 MOSFET의 성능이 Ni/Au 금속 전극을 사용한 MOSFET의 성능을 능가하는 것으로 관찰되었습니다. 처음에는 Ni와 Ti의 일함수가 각각 5.01eV와 4.33eV라고 생각했기 때문에 Ti는 Ni보다 옴 접촉을 더 쉽게 형성할 수 있습니다. 그러나 에너지 분산 분광법(EDS)을 통한 연구는 β-Ga₂ O₃ 그림 8[55]과 같이 어닐링 후 계면 근처 Ti의 산소 원자 백분율이 증가하는 반면 영역은 감소했습니다. 이 현상은 β-Ga₂에서 산소 원자의 외부 확산에 기인합니다. O₃ Ti 금속으로 전환되어 도너 역할을 하는 산소 결손이 형성됩니다. 또한 어닐링 과정에서 β-Ga₂에서 산소 원자의 외부 확산이 가속화됩니다. O₃ Ti와 반응하여 Ti₂를 형성할 수 있습니다. O₃ 낮은 일함수(3.6–3.9 eV)로 인해 옴 접점을 형성하는 데 유용합니다. 따라서 금속과 β-Ga₂ 사이의 계면 반응은 O₃ 금속/반도체 계면에 Ohmic Contact을 형성하는 중요한 요소입니다.

금속화 및 β-Ga₂의 EDS에 의한 원자 백분율 프로필 O₃ 아 사전 및 b 500 ^° 온도에서 후-어닐링 C. 참조에서 재생산. [55]

또한 옴 접점을 형성하는 데 사용되는 대부분의 Ti/Au 금속 전극은 450 ^° 에서 열처리된 것으로 나타났습니다. C [45, 53] 또는 470 ^° C[12, 46, 57, 60] 급속 열처리에 의해. 어닐링이 500 ^° 이상에서 수행될 때 접촉 특성의 유사한 열화 거동이 관찰되었습니다. 참조에서 C [55, 56], 도 5 및 도 5에 도시된 바와 같이 각각 7번과 9번. Yao et al. 상승된 어닐링 온도에서 절연 산화막이 형성되어 접촉 불량이 발생했을 가능성이 있다고 추측했습니다. 그럼에도 불구하고 Bae et al. 증착된 금속의 표면이 700 ^° 후에 훨씬 더 거칠다는 것을 관찰했습니다. 금속의 혼합과 갈륨 및 산소 원자의 금속 전극으로의 확산으로 인한 C 어닐링이 열화 거동의 원인으로 지목되었습니다. 분명히, Ti/Au 접촉의 β-Ga₂에 대한 열화 메커니즘 O₃ 고온 어닐링 후 아직 논의 중입니다.

Sn 도핑(\( \overline{2} \)01) Ga₂의 Ti/Au 접점에 대한 I–V 플롯 O₃ Ar의 어닐링 온도에 따른 웨이퍼(어닐링 시간 1분) 참조에서 재생산. [56]

β-Ga₂ O₃ Ti/Au 접점이 있는 기반 장치는 고온에서 작업해야 하는 요구 사항을 충족할 수 없습니다. 따라서 상승된 어닐링 온도에서 접촉 특성의 열화를 피하기 위해 더 복잡한 금속 스택을 채택해야 합니다. 지금까지 Ti/Al/Au [50, 52], Ti/Au/Ni [61, 62] 및 Ti/Al/Ni/Au 금속 스택 [13, 21, 63, 64]이 전기 β-Ga₂의 연락처 O₃ . 그러나 이러한 금속 스택 간의 접촉 특성에 대한 포괄적인 비교는 여전히 불충분합니다.

Mohammad [65] 및 Greco et al. [36]은 복합 금속 스택에서 각 금속 층의 역할에 대해 논의하여 옴 접촉을 개선하기 위한 몇 가지 지침을 제공했습니다. 금속 스택의 개략도는 그림 10에 나와 있습니다. 이 접근 방식은 현재 GaN 기반 전력 장치를 위해 개발 중입니다[66,67,68,69].

와이드 밴드갭 반도체에 대한 옴 접촉을 얻기 위한 금속 스택의 개략도

접촉층이라고 하는 기판의 첫 번째 금속층은 일함수가 낮고 기판에 대한 접착력이 좋아야 합니다. 또한, 일함수가 큰 상층 금속이 기판으로 확산되는 것을 차단할 수도 있습니다. 현재 Ti는 β-Ga₂에 대한 접촉층으로 주요 금속입니다. O₃ 낮은 기능(4.33eV)과 기판에 대한 우수한 접착력 때문입니다. 게다가 Ti₂의 형성 O₃ 및 Ti₃ O₅ 산화물이 SBH를 감소시키고 공여체로 작용하는 산소 결손을 남기기 때문에 계면에서 Ti보다 더 낮은 일함수를 갖는 것은 옴 접촉을 형성하는 데 선호된다. 그러나 Ta(3.1eV) 및 Hf(3.9eV)를 포함하여 일함수가 낮은 다른 금속은 아직 탐사되지 않았습니다. 낮은 일함수를 갖는 두 번째 오버레이어는 계면으로의 확산을 방지하기 위해 접촉층과 금속간 화합물을 형성할 수 있어야 합니다. 현재 Al은 이러한 요구 사항을 충족할 수 있기 때문에 오버레이로 사용됩니다. 세 번째 금속층(barrier layer)은 상부 금속층의 내부 확산과 하부 금속층의 외부 확산을 제한하는 역할을 한다[70, 71]. Ni는 β-Ga₂에 가장 일반적으로 사용되는 장벽 층입니다. O₃ . Ni보다 Au에 대한 반응성과 용해도가 낮을 ​​것으로 예상되는 Ni를 대체할 높은 융점을 가진 Mo, Nb 및 Ir과 같은 다른 좋은 후보가 있습니다[72,73,74,75]. 네 번째 캡 층은 밑에 있는 금속의 산화를 방지하거나 최소화하는 보호 층 역할을 합니다. 실제로 Au는 일반적으로 이러한 목적에 사용됩니다.

중간층 소개

금속/β-Ga₂에 중간층을 도입하는 방법은 크게 두 가지가 있습니다. O₃ 상호 작용. 하나는 Ti₂와 같은 열처리를 통해 낮은 일함수를 갖는 중간 반도체층(ISL)을 형성하는 것입니다. O₃ . 다른 하나는 금속과 β-Ga₂ 사이에 증착된 ISL을 삽입하는 것입니다. O₃ , 집중적으로 연구되었습니다 [76,77,78]. 전자에 비해 후자는 ISL의 높은 캐리어 농도로 인해 옴 접촉을 형성하는 데 더 유리합니다. ISL의 밴드갭은 AZO(~ 3.2eV)[82], In₂와 같이 3.5~4.0eV[79,80,81] 범위입니다. O₃ (~ 2.9eV)[83, 84] 및 IGZO(~ 3.5eV)[85]. 일반적으로 β-Ga₂에 증착된 다양한 금속의 SBH O₃ 그림 11a와 같이 0.95–1.47 eV [86, 87] 범위에 있습니다. 그럼에도 불구하고 얇은 ISL을 통합하면 SBH가 감소하여 전자가 금속에서 β-Ga₂의 전도대로 쉽게 이동할 수 있습니다. O₃ , 그림 11b와 같이. 또한 ISL의 높은 전자 밀도는 접촉 저항을 더욱 감소시킬 수 있습니다.

a에 대한 밴드 오프셋의 개략도 금속/β-Ga₂ O₃ 그리고 b 금속/ISL/β-Ga₂ O₃ . ∆E _ㄷ 금속의 페르미 에너지와 반도체의 전도대 사이의 에너지 차이와 같습니다.

최근에는 AZO/Ti/Au가 Si ⁺ 의 전극으로 사용되었습니다. -이식된 β-Ga₂ O₃ 이고, 얻어진 비접촉 저항률은 2.82 × 10 ^-5 였다. Ω∙cm ² 어닐링 후 [76]. Oshimaet al. β-Ga₂에 대한 백금/인듐-주석 산화물(Pt/ITO) 저항 접촉 달성 O₃ 광범위한 공정 온도 창[77]. 900–1150 ^° 의 대형 프로세스 창 C는 고온 작동의 실현을 가능하게 합니다. 그리고 β-Ga₂에 대한 ITO/Ti/Au 전극 O₃ Carey et al. [78] 샘플이 ρ로 오믹 거동을 보인 경우 _C 6.3 × 10 ⁻ 5Ω∙cm ² 어닐링 후. ITO가 없으면 동일한 어닐링이 선형 전류-전압 특성을 제공하지 못합니다. 이 결과는 Ohmic 접점을 얻기 위한 ISL 추가의 효율성을 확인합니다.

특히, ITO/Ti/Au 접점 표면의 기포가 관찰되었지만 위의 금속층이 없는 단일 ITO 층에서는 기포가 발생하지 않았다[78]. 이는 ITO층의 산소 원자가 상부 금속층으로 외부로 확산된 결과로 생각된다. 따라서 표면 형태의 저하를 방지하기 위해 ITO의 캡핑 레이어로 적절한 금속 또는 금속 스택을 선택하는 것이 필요합니다.