InGaAs/InAlAs 애벌랜치 포토다이오드(APD) 및 단일 광자 APD(SPAD)의 이론적 분석 및 2차원 시뮬레이션이 보고됩니다. InGaAs/InAlAs APD 및 SPAD의 전기장 분포 및 터널링 효과를 연구합니다. InGaAs/InAlAs SPAD가 가이거 모드에서 작동될 때 전기장은 흡수층에서 선형적으로 증가하고 곱셈층에서 선형 관계에서 벗어납니다. 증배층의 터널링 임계값 전계를 고려하여 증배층의 두께는 300nm 이상이어야 합니다. 게다가 SPAD는 전하층에 도핑 농도가 높은 흡수층의 터널링을 피하기 위해 큰 바이어스 전압에서 작동할 수 있습니다.
<섹션 데이터-제목="배경">0.53에서 Ga0.47 As/In0.52 알0.48 As(이하 InGaAs/InAlAs라고 함) 및 InGaAs/InP 애벌랜치 광다이오드(APD)는 단파 적외선 감지를 위한 가장 중요한 광검출기입니다. 최근 몇 년 동안 양자 키 분포에 대한 연구가 빠르게 진행되어 이제 InGaAs/InAlAs 및 InGaAs/InP APD가 단일 광자 카운팅 및 타이밍을 단일 광자 APD(SPAD)로 실현할 수 있습니다[1]. 광전자 증배관과 같은 SWIR 파장 범위의 다른 단일 광자 감지기와 비교하여 InGaAs 단일 광자 애벌랜치 다이오드는 고성능, 높은 신뢰성, 낮은 바이어스, 작은 크기, 우수한 시간 분해능 및 작동 용이성과 같은 독특한 장점을 가지고 있습니다. 2, 3]. 따라서 InGaAs/InAlAs 및 InGaAs/InP APD가 상당한 주목을 받고 있다[4, 5]. 선형 모드에서 작동하는 APD와 비교하여 SPAD로 가이거 모드에서 작동하는 APD에는 항복 전압을 초과하는 역 바이어스가 적용됩니다[6]. SPAD는 곱셈 층에서 높은 이득을 달성하고 단일 광자는 거시적 전류 펄스를 트리거할 수 있어 단일 광자의 검출기에 도달하는 것을 정확하게 감지하는 기능을 제공합니다[7]. 따라서 SPAD는 1550nm의 파장에서 단일 광자를 감지할 수 있습니다[8]. 한편, 흡수 파장은 흡수층의 재료에 의해 제어될 수 있다[9].
InAlAs 기반 SPAD와 비교할 때 InP 기반 SPAD의 이론 및 시뮬레이션 연구는 더 포괄적입니다[2, 10,11,12]. 그러나 InAlAs 기반 APD는 APD와 SPAD 모두에서 성능을 향상시킬 수 있기 때문에 InP 기반 APD 대신 점점 더 많이 사용되고 있습니다[13]. InAlAs에서 정공(β)에 대한 전자(α)의 이온화 계수 비율은 InP에서보다 크므로 InAlAs 기반 APD에서 낮은 과잉 잡음 계수와 높은 이득-대역폭 곱을 초래합니다[14]. InAlAs의 더 큰 밴드 갭은 항복 특성을 개선하고 SPAD에서 다크 카운트 레이트(DCR)를 감소시킬 수 있습니다[15]. InAlAs 기반 APD는 높은 전자 이동도를 가지므로 InP 기반 APD보다 응답 시간이 더 빠릅니다[16]. 또한 InAlAs APD의 이온화 계수 비율은 InP 기반 APD의 온도 변화에 덜 민감합니다[17]. 결과적으로 InGaAs/InAlAs APD는 항복 특성, DCR, 과잉 노이즈, 이득 대역폭, 응답 시간 및 온도 특성 측면에서 고성능을 달성할 수 있습니다.
InGaAs/InAlAs APD에 대한 연구는 주로 SPDE(단일 광자 검출 효율)를 높이고 SPAD에서 DCR을 줄이는 데 중점을 두었습니다. Karve et al. 는 130K에서 SPDE가 16%인 최초의 InGaAs/InAlAs SAPD를 시연했습니다[18]. Nakata et al. SPAD의 온도 성능을 개선하여 213K에서 10%의 SPDE를 달성했습니다[19]. Zhao et al. 160K에서 SPDE가 11.5%인 자가 소광 및 자가 복구 InGaAs/InAlAs SPAD를 설계했습니다. 동시에 3.3M Hz의 DCR이 관찰되었습니다[20]. Meng et al. 는 260K에서 21%의 SPDE를 달성하는 메사 구조 InGaAs/InAlAs SPAD를 설계했습니다[21]. 그런 다음 유사한 구조의 두꺼운 흡수 및 증식 층을 적용하여 210K에서 SPDE를 26%로 개선하고 DCR을 1 × 10 8 로 감소시켰습니다. Hz[22]. 그러나 이러한 연구에서 InGaAs/InAlAs SPAD의 DCR은 InGaAs/InP SPAD에 비해 너무 높습니다(최근 InP SPAD에서 DCR은 일반적으로 <10 4 Hz) [23]. InGaAs/InAlAs SPAD의 높은 DCR은 터널링 전류에 기인하며, 이는 과 바이어스 전압에서 높은 필드로 인해 발생합니다[21, 22, 24]. 따라서 터널링 관련 메커니즘의 감소는 InGaAs/InAlAs SPAD에 중요하며 이러한 메커니즘은 SAPD의 전기장 분포와 관련이 있습니다. 문학에서 [1. 9], 터널링 임계값 전기장은 2.0 × 10 5 흡수층(InGaAs)의 V/cm 및 6.8 × 10 5 증배층(InAlAs)의 V/cm. 따라서 InAlAs SPAD의 경우 적절한 전계 분포가 중요하며, 이는 전하층과 증배층 두께에 의해 결정됩니다. InAlAs APD의 전하층을 고려하면 Kleinow et al. 등은 이 층에서 도핑 농도의 영향을 연구했고 도핑 농도가 InGaAs/InAlAs APD의 성능에 더 중요하다는 것을 발견했습니다[25, 26]. Chen et al. 이론 분석 및 시뮬레이션을 통해 펀치-스루 및 항복 전압에 대한 전하 및 증배층의 영향을 연구했습니다[27]. 이러한 연구는 선형 모델에서 InAlAs APD의 성능에 초점을 맞추었습니다. 그러나 InAlAs SPAD의 성능은 아직 가이거 모드에서 완전히 이해되지 않았습니다.
본 논문에서는 InGaAs/InAlAs SPAD의 터널링 효과와 전기장 분포를 연구하기 위해 이론적 분석과 시뮬레이션을 사용하였다. 가이거 모드에서 터널링 임계 전기장을 고려하여 SPAD의 설계 기준은 터널링 효과를 피하기 위해 최적화되었습니다.
TCAD를 사용하여 전면 조명 SAGCM InGaAs/InAlAs APD에 대해 수치 시뮬레이션이 수행됩니다[28]. 시뮬레이션에 사용된 물리적 모델은 다음과 같습니다. Selberherr 충격 이온화 모델은 InAlAs에서 눈사태 증가를 시뮬레이션합니다. 전기장 분포 및 확산 전류는 포아송 및 캐리어 연속성 방정식을 포함하는 드리프트-확산 모델로 설명됩니다. 대역 대 대역 및 트랩 지원 터널링 모델이 터널링 전류에 사용됩니다. Fermi-Dirac 캐리어 통계, Auger 재결합, 캐리어 농도 의존성, Shockley-Read-Hall 재결합, 낮은 필드 이동성, 속도 포화, 충격 이온화 및 광선 추적 방법을 포함한 기타 기본 모델이 시뮬레이션에 사용됩니다. 시뮬레이션을 위한 전면 조명 APD 에피택시 구조의 개략적인 단면은 그림 1에 나와 있습니다.
<그림>
전면 조명 SAGCM APD의 개략 단면도. 상단 조명 SAGCM InGaAs/InAlAs APD의 개략적인 단면을 보여줍니다. 여기에는 구조, 재료, 도핑 및 두께가 포함됩니다. 아래에서 위로, 층은 기판, 접촉 층, 클래딩 층, 곱셈 층, 전하 층, 그레이딩 층, 흡수 층, 그레이딩 층, 클래딩 층 및 접촉 층으로 순차적으로 명명됩니다.
아래에서 위로, 층은 기판, 접촉층, 클래딩층, 곱셈층, 전하층, 그레이딩층, 흡수층, 그레이딩층, 클래딩층 및 접촉층으로 순차적으로 명명됩니다. 흡수층에서 유도된 광생성 캐리어는 증배층으로 이동하여 애벌랜치 파괴를 유발합니다. 흡수의 전기장은 전하층 제어를 사용하여 조정되고 곱셈층에서만 높은 전기장을 유지합니다. 전하층과 흡수층 사이에서 InAlGaAs 등급층은 InGaAs-InAlAs 이종접합에서 전자 축적을 방지합니다. 시뮬레이션의 장치 구조는 ref의 실험 구조와 유사합니다. [21].
SAGCM APD의 전기장 분포는 Poisson 방정식, PN 공핍층 모델 및 경계 조건 방정식으로 풀 수 있습니다[29]. 푸아송 방정식은 다음과 같이 주어집니다.
$$ \frac{d\xi}{d x}=\frac{\rho }{\varepsilon }=\frac{q\ast N}{\varepsilon }. $$ (1)경계 조건 방정식은 다음과 같이 주어집니다.
$$ Vbias+ Vbi=-{\int}_0^w\xi \left(x,\mathrm{w}\right) dx. $$ (2)이 방정식에서 ρ 도펀트 이온 q와 동일 × N 공핍층에서 ε 재료의 유전 상수, V 편향 APD의 바이어스 전압, V 바이 는 내재된 잠재력이며 w 공핍층 두께입니다. 공핍층의 경계가 소자의 접촉층에 도달할 때 전계 분포와 바이어스 전압 사이의 수학적 관계는 Eqs를 사용하여 유도할 수 있습니다. (1) 및 (2).
터널링 전류는 대역 대 대역 및 트랩 지원 터널링으로 구성됩니다. 대역 대 대역 터널링 전류는 재료의 필드에 따라 달라지며 높은 필드에서 암전류의 지배적인 구성 요소가 됩니다[24, 30]. band-to-band 터널의 발생률은 [31]과 같이 주어진다.
$$ {G}_{\mathrm{btb}}={\left(\frac{2{m}^{\ast }}{E_g}\right)}^{1/2}\frac{q^2E }{{\left(2\pi \right)}^3\mathrm{\hslash}}\exp \left(\frac{-\pi }{4q\mathrm{\hslash}E}{\left(2{ m}^{\ast}\ast {E}_g^3\right)}^{\raisebox{1ex}{$1$}\!\left/ \!\raisebox{-1ex}{$2$}\right. }\오른쪽) $$ (3)위의 방정식에서 E g InGaAs(0.75eV) 또는 InAlAs(1.46eV)의 에너지 밴드 갭, m* (0.04 m와 동일 e InGaAs 및 0.07 m e InAlAs에서)는 효과적인 감소된 질량이고, E 최대 전기장이다. 지 btb 전기장 E에 의존 및 에너지 밴드 갭 E g , w 터널 터널링 프로세스의 유효 두께로 가정하고 A 장치의 영역으로 간주됩니다. 따라서 band-to-band 터널의 터널링 전류는 [13]과 같이 주어진다.
$$ {I}_{\mathrm{터널}}/A={G}_{\mathrm{btb}}\ast q\ast {w}_{\mathrm{터널}} $$ (4)I의 계산 결과 터널 /A (와 터널 =1 μm)는 그림 2에 나와 있습니다. I 터널 2.0 × 10 5 에서 중요해짐 InGaAs 및 6.9 × 10 5 의 V/cm 각각 InAlAs의 V/cm. 이러한 계산된 값은 터널링 임계값 전기장(2.0 × 10 5 V/cm, InGaAs) 및 (6.8 × 10 5 V/cm, InAlAs) 참조. 터널링 전류는 높은 필드에서 SPAD의 성능에 충분히 영향을 줄 수 있습니다. 따라서 SPAD의 InGaAs와 InAlAs 모두에서 터널링 임계값보다 낮게 필드를 조정해야 합니다. 표 1은 시뮬레이션에 사용된 매개변수를 보여줍니다.
<그림>
나 간의 관계 터널 /A 및 InGaAs 및 InAlAs의 전기장. I의 계산된 결과를 나타냅니다. 터널 /A . 나 터널 2.0 × 10 5 에서 중요해짐 InGaAs 및 6.9 × 10 5 의 V/cm 각각 InAlAs의 V/cm
본 절에서는 시뮬레이션을 통해 이론적 분석과 결론을 연구하였다. 먼저 가이거 모드에서의 전계 분포를 섹션 A에서 연구했다. 그런 다음 가이거 모드에서 터널링 임계 전기장을 고려하여 섹션 B에서 터널링 효과를 피하기 위해 SPAD의 설계 기준을 최적화했습니다. 일반적인 장치 참조 [22]의 구조는 시뮬레이션 모델을 테스트하는 데 사용되었습니다. 이 시뮬레이션에서는 참조[28]와 동일한 시뮬레이션 엔진을 사용했으며 이득 대 전압 곡선과 함께 전류-전압 곡선은 그림 3과 같습니다. 항복 전압에서 급격한 증가.
<그림>
InGaAs/InAlAs APD의 이득 대 전압에 따른 전류-전압 곡선. 그림과 같이 일부 일반적인 장치 구조에 대한 이득 대 전압 곡선과 함께 i-v 곡선을 표시합니다.
우리는 장치 성능이 전기장 분포에 크게 영향을 받는다는 것을 발견했습니다. 높은 이득과 작은 암전류를 유지하려면 증배층 및 흡수층에서 전기장을 적절하게 제어하는 것이 중요합니다. 심판에서. [32], InGaAs/InAlAs APD에서 적절한 필드 분포는 이러한 규칙을 준수해야 합니다. 보증 Vpt (펀치 스루 전압)
그림 4와 5는 각각 가이거 모드에서 증배층과 흡수층에서 시뮬레이션된 필드-전압 특성을 보여줍니다. SPAD로 가이거 모드에서 작동하는 APD는 시뮬레이션에서 항복 전압 1~6V를 초과하는 역 바이어스가 적용됩니다. 전하층의 두께(W 요금 )는 50nm이고, 곱셈 층의 두께(W 곱하기 )는 각각 100, 200, 300nm입니다.
<그림>
시뮬레이션 결과 가이거 모드에서 전기장이 곱해집니다. W의 값 곱하기 100 nm(검은색 정사각형), 200nm(검은색 삼각형), 300nm(검은색 원)입니다. 그림 3은 가이거 모드에서 증배층에서 시뮬레이션된 필드 전압 특성을 보여줍니다. 전하층의 두께는 50nm이고, 곱셈층의 두께는 각각 100, 200, 300nm입니다.
<그림>
시뮬레이션 결과 가이거 모드에서 전기장이 흡수됩니다. W의 값 곱하기 100nm(검은색 정사각형), 200nm(검은색 삼각형), 300nm(검은색 원)입니다. 그림 4는 가이거 모드에서 흡수층에서 시뮬레이션된 필드 전압 특성을 나타냅니다. 전하층의 두께는 50nm이고, 곱셈층의 두께는 각각 100, 200, 300nm입니다.
InGaAs/InAlAs SPAD가 선형 모델(APD)로 작동될 때 흡수층과 증배층의 전계는 바이어스 전압이 증가함에 따라 선형적으로 증가합니다. 그러나 가이거 모드에서 바이어스 전압이 항복 전압을 초과함에 따라 흡수층의 전계는 이전과 같이 선형적으로 증가하는 반면, 증배층의 애벌랜치 전계의 증가는 느려진다. 선형 모드에서 작동하는 InGaAs/InAlAs APD와 비교할 때 InGaAs/InAlAs SPAD는 더 높은 애벌랜치 필드를 사용하여 증배층에서 높은 이득을 달성하고 단일 광자가 거시적 전류 펄스를 트리거할 수 있습니다. 동시에 가이거 모드에서 흡수 영역은 선형 모델에서보다 더 큽니다. 터널링 전류는 높은 필드에서 암전류의 지배적인 구성요소가 되며 단일 광자는 선형 모드보다 훨씬 큰 애벌랜치 이득으로 거시적 전류 펄스를 트리거할 수 있습니다.
SAPD가 포화 모드에서 작동한다는 것을 알고 있습니다. 높은 이득과 작은 암전류를 유지하려면 증배층과 흡수층의 전계 제어가 중요합니다. 흡수 필드가 터널링 임계값 필드보다 작으면 증배층에서 높은 애벌랜치 전기장을 유지하고 터널링 전류를 피할 수 있습니다. 따라서 각 층의 농도와 두께는 SPAD에 적합하게 설계되어야 합니다.
그림 2는 SPAD가 터널링 임계값 전기장을 초과하는 곱셈 및 흡수층의 높은 필드 때문에 터널링 효과가 클 확률이 크다는 것을 보여줍니다. 따라서 InGaAs 흡수 및 InAlAs 곱셈 모두에서 전기장은 터널링 임계값보다 낮게 조정되어야 합니다. 이론적 분석은 곱셈의 눈사태 전기장이 N 요금 그리고 w 요금 [28]. 따라서 전하층은 흡수장을 제어할 수 있습니다. 그러나 곱셈 레이어의 애벌랜치 전기장은 w에 의해 결정됩니다. 곱하기 . 그림 6은 기기가 애벌런치 항복을 겪을 때 다양한 곱셈 두께(100~500nm)에 대한 시뮬레이션된 필드 전압 특성을 보여줍니다. 곱셈층 및 흡수층의 배경 도핑은 2 × 10 15 입니다. cm −3 , 이는 분자빔 에피택시(MBE)의 고유 농도입니다. 시뮬레이션 결과는 증배층의 두께가 증가함에 따라 증배층의 애벌랜치 전계가 감소함을 보여줍니다. 따라서, 두꺼운 곱셈 층은 곱셈에서 낮은 애벌랜치 전기장을 통해 터널링 효과의 확률을 피할 수 있습니다.
<그림>
W가 다른 증배층의 전기장 곱하기 . 그림 5는 장치가 애벌런치 항복을 겪을 때 다양한 증배 두께(100–500nm)에 대한 시뮬레이션된 필드 전압 특성을 나타냅니다.
가이거 모드에서 터널링 임계값을 초과하는 곱셈에서 애벌랜치 전기장을 피하기 위해 곱셈의 두께는> × 10 5 보다 낮은 애벌랜치 전기장을 갖는> 300nm이어야 합니다. V/cm는 그림 4의 항복 전압을 초과합니다. 따라서 두꺼운 증배층은 가이거 모드에서 SPAD의 터널링 효과를 피할 수 있습니다. SPAD에서 DCR이 낮고 곱셈이 두꺼워지는 이유입니다.
섹션 A에서 언급했듯이 흡수층의 전기장은 가이거 모드에서 선형적으로 증가합니다. 바이어스 전압의 증가는 흡수층의 전기장에 큰 영향을 미치며, 이는 자기장이 2.0 × 10 5 을 초과하는 큰 확률을 갖도록 유도합니다. V/cm. 그림 7은 전하층의 다양한 도핑 농도에 대한 시뮬레이션된 전기장 분포를 나타냅니다(w 요금 =50nm). 더 높은 도핑 농도는 흡수층에서 낮은 전기장을 가지며 가이거 모드에서 5V의 항복 전압을 초과하기도 합니다. 그러나 더 낮은 도핑 농도에서 터널링 임계값 전기장은 빠르게 달성됩니다. 결과적으로 전하층의 도핑 농도가 낮을수록 터널링 효과가 더 빨리 시작됩니다. 가이거 모드에서 충분한 작동 바이어스 전압을 얻으려면 N 요금 SPAD의 수가 N보다 큽니다. 요금 APD의. 낮은 N과 비교 요금 SPAD의 N이 더 높음 요금 의 SPAD는 터널링 효과를 방지하고 곱셈 레이어에서 높은 이득을 달성하기 위해 큰 바이어스 전압에서 작동할 수 있습니다.
<그림>
다른 N을 갖는 흡수층의 필드 요금 . N의 값 요금 4.5*10 17 입니다. cm − 3 (검정색 정사각형), 6.8*10 17 cm −3 (검은 삼각형). 그림 6은 전하층(W 요금 =50nm)
InGaAs/InAlAs APD와 SPAD의 전기장 분포와 터널링 효과를 이론적 분석과 시뮬레이션을 통해 연구한다. InGaAs/InAlAs SPAD가 가이거 모드에서 작동될 때 흡수층의 전기장은 선형적으로 증가하고 선형 관계에서 아래로 벗어납니다. 증배층의 터널링 임계값 전계를 고려하여 증배층의 두께는 300nm 이상이어야 합니다. 게다가 SPAD는 전하층에 도핑 농도가 높은 흡수층의 터널링을 피하기 위해 큰 바이어스 전압에서 작동할 수 있습니다.
2차원
눈사태 광다이오드
다크 카운트율
별도의 흡수, 그레이딩, 충전 및 증식 애벌랜치 포토다이오드
단일 광자 사태 포토다이오드
단일 광자 감지 효율성
나노물질
초록 나노 크기의 산화주석은 간단하고 비용 효율적인 침전 기술로 제작되었으며 x-선 분말 회절(XRD), 푸리에 변환 적외선(FT-IR) 분광법, 고해상도 투과 전자(HR-TEM) 현미경을 수행하여 분석되었습니다. , 에너지 분산 X선(EDX) 및 UV-Vis 분광법. XRD 결과는 주석 산화물 입자가 전형적인 사방정계 구조를 가지며 어닐링으로 개선된 결정성을 나타냄을 보여주었다. 250°C에서 하소하면 주로 사방정계 SnO가 생성되어 SnO2로 변환됩니다. 500 및 750°C의 더 높은 온도에서 HRTEM 및 FESEM 이미지
실패 분석 장비 구성 요소 및 조립품 또는 산업 구조의 고장은 인명 손실, 예정에 없던 가동 중단, 유지 관리 및 수리 비용 증가, 소송 분쟁의 피해를 유발할 수 있습니다. 장애로 인한 문제의 향후 재발을 방지하려면 각 장애에 대한 조사를 수행하는 것이 중요합니다. 실패에 대한 조사를 수행하는 것을 실패 분석이라고 합니다. 고장 분석은 데이터를 수집하고 분석하는 프로세스로, 원하지 않는 기능 손실이나 장비 구성 요소 및 어셈블리 또는 구조의 고장을 일으킨 원인이나 요인을 파악하기 위해 수행됩니다. 물리적 조사를 포함하는
