AFM 팁 기반 나노밀링 공정에서 폴리디메틸실록산 나노유체 칩 제조

결과 및 토론

압전 액추에이터의 회전 궤적

2차원 압전 액추에이터는 AFM 팁 기반 나노밀링 시스템에서 회전 운동을 수행하는 중요한 구성 요소입니다. 따라서 다양한 구동 전압 및 주파수에서 동작을 특성화하기 위해 예비 긁힘 테스트가 수행되었습니다. 스캔 범위가 0 nm인 접촉 모델에서 AFM 팁은 먼저 주어진 정상 하중에서 PC 시트의 표면에 접근하고 정적으로 유지되었습니다. 2차원 압전 액추에이터의 회전은 미리 설정된 주파수와 전압에 의해 제어되었습니다. Scratch 과정이 끝나면 AFM tip을 PC sheet 표면에서 들어올렸다. 따라서 압전 액츄에이터의 운동 진폭은 구동 전압과 주파수의 함수로 얻어졌습니다. 구동 전압은 30~150 V의 범위에서 30 V의 간격으로 설정하였고, 구동 주파수는 100 Hz와 1500 Hz로 설정하였다. 두 개의 구동 주파수에서 측정된 진폭과 구동 전압 간의 관계는 추가 파일 1:그림 S3에 표시됩니다. 구동전압이 증가함에 따라 가공진폭의 값이 증가함을 알 수 있으며, 1500 Hz에서 가공진폭의 값이 100 Hz보다 큰 것을 알 수 있다. 제안된 방법으로 제작된 나노채널의 폭은 350 nm에서 690 nm 사이인 것으로 나타났습니다.

PC 시트에 나노채널 몰드 제작

단일 긁힘 및 나노 밀링에서 나노 채널 크기와 가공 매개 변수 간의 관계는 각각 그림 4a 및 b에 나와 있습니다. 가공된 나노채널의 너비와 깊이는 W로 표시됩니다. ₀ 그리고 디 ₀ , 각각(그림 5a).

가공된 나노채널 크기와 가공 매개변수 간의 관계:a 일반 하중의 단일 긁힘 범위는 25 μN ~ 58 μN, b 깊이 및 c 17 μN, 25 μN의 일반 부하 및 100 Hz, 150 Hz, d의 구동 주파수로 제작할 때 가공된 채널의 너비 25 μN의 일반 하중과 1500 Hz의 구동 주파수로 제작할 때 가공된 채널의 깊이와 너비

가공 매개변수가 다른 가공된 나노채널의 일반적인 AFM 이미지:a 42 μN의 일반 하중에서 긁힘. ㄴ 일반 부하 25μN, 주파수 100 Hz, 구동 전압 60 V

Fig. 4a에서 수직하중이 증가함에 따라 제작된 나노채널의 폭과 깊이가 증가함을 알 수 있다. 42μN의 정상 하중에서 긁힘의 일반적인 AFM 이미지가 그림 5a에 나와 있습니다. 나노채널에서 물질이 배출되어 나노채널의 양쪽에 균일하게 분포된 더미를 형성하는 것이 눈에 띕니다. 원자현미경 팁의 모양은 가공 과정에서 가장자리 "OA"에 의해 형성된 표면과 대칭이기 때문입니다(그림 1b). 따라서 재료는 edge-forward 긁는 동안 팁의 앞쪽 가장자리에 의해 균일하게 배출됩니다. 그림 4b, c, d는 가공된 나노채널 크기와 구동 전압 사이의 관계를 보여줍니다. 도 4b에서 나노채널의 깊이는 처음에 증가하다가 17μN 및 25μN의 정상 부하에서 100 Hz의 주파수에서 감소하기 시작했음이 분명하다. 우리 연구에 사용된 PC 시트는 높은 변형 수준에서 지수 변형 경화의 조합으로 탄성-점소성 거동을 나타내는 비정질 폴리머였습니다[48, 49]. 가공 중 정상 하중은 Eq. (2), 여기서 \( \overrightarrow{n} \) 및 \( \overrightarrow{t} \)는 각각 유동선 벡터에 대한 단위 법선 및 단위 접선입니다. p 그리고 τ 국부 수직 압력과 전단 응력을 각각 나타내며 \( \overrightarrow{z} \)는 수직 단위 [50]입니다.

본 연구에서는 제작된 나노채널의 치수 크기가 나노스케일에서 발견되었으므로 국부적 수직압과 전단응력 값은 일정하다고 가정하였다. 또한, 식. (2)를 식의 단순화된 형태로 변환하였다. (3), 여기서 S _n 그리고 S _어 각각 AFM 팁과 샘플 사이 인터페이스의 수평 및 수직 투영입니다.

S 간의 관계 _n 그리고 S _어 식으로 표현된다. (4) 여기서 α 및 β 각각은 팁 표면과 수직 및 수평면 사이의 끼인각입니다.

정상 하중은 Eq.에 의해 계산되었습니다. (5).

Eq.에서 분명합니다. (1) 일반 하중의 값은 전체 가공 과정에서 일정합니다. Briscoe et al.에 따르면 [51], 평균 변형률의 값은 Eq. (6), 여기서 V 그리고 w 각각 팁 속도와 절단되지 않은 칩 두께를 나타냅니다. 절단되지 않은 칩 두께의 최대값은 ~ 10 nm로 발견되었습니다.

또한, 팁 속도의 값은 Eq. (7), 여기서 f 입력 신호 주파수입니다.

100 Hz에서의 평균 변형률 값은 1.42 × 10 ⁴ 범위에서 발견되었습니다. s ^-1 ~ 2.27 × 10 ⁴ s ^-1 . 국부 정상 압력 값(p ) 변형률 속도가 1.42 × 10 ⁴ 범위일 때 변형률 속도가 증가함에 따라 증가하기 시작했습니다. s ^-1 ~ 2.27 × 10 ⁴ s ^-1 [52]. τ의 값 p보다 훨씬 작았습니다. , 이는 일반 부하가 주로 p에 의존함을 나타냅니다. . 따라서 정상부하(F_{N) 값을 유지하기 위해} ) 전체 가공 공정 동안 일정하고 가공 깊이 값은 더 높은 구동 전압에서 더 작아야 합니다. 그러나 제작된 나노채널의 최종 치수 크기는 샘플 재료의 회복에 영향을 받았습니다. 142~227 μm/s 범위에서 가공속도가 증가함에 따라 시편의 회수율이 감소 [53]하여 30 V에서 더 높은 탄성회복이 발생함을 알 수 있으며, 30 V에서 제작된 나노채널의 깊이 (~142 μm/s)는 60 V(~161 μm/s)보다 얕았다. 추가 파일 1:그림 S4(a) 및 그림 5b는 각각 17μN 및 25μN의 정상 부하에서 100 Hz로 가공된 나노채널의 일반적인 AFM 이미지입니다. 나노채널의 오른쪽에 쌓이는 것이 왼쪽보다 큰 것을 알 수 있다. 나노 밀링 과정에서 샘플의 회전 운동은 반시계 방향이며 회전에 따라 주 절삭 날의 절단 각도가 변경됩니다. 절단되지 않은 칩 두께는 나노밀링 프로세스의 시작과 끝에서 칩을 형성하기에는 너무 작습니다. 나노 밀링 공정의 중간에서 절단되지 않은 칩 두께는 상대적으로 큽니다. 그러나 작은 받음각은 파일업의 형성에 기여합니다. 따라서 더 많은 재료가 채널의 오른쪽으로 밀려나고 쌓이는 비대칭입니다. 비대칭 말뚝 형성에 대한 자세한 내용은 이전 연구[54]에서 찾을 수 있습니다.

17 μN 및 25 μN의 정상 부하에서 1500 Hz에서 구동 전압이 증가함에 따라 나노 채널의 깊이가 증가하기 시작했음을 그림 4b 및 d에서 확인할 수 있습니다. 그림 4d는 나노 채널 깊이가 25 μN의 정상 부하에서 60 V(~ 2.64 mm/s)에서 90 V(~ 4.10 mm/s)로 급격히 증가했음을 보여줍니다. Geng et al.에 따르면 [55], 재료 제거 상태는 절삭 속도에 크게 영향을 받는다. 재료는 2.64 mm/s의 속도로 가공하는 동안 쌓인 형태로 나노 채널에서 배출되는 반면 재료 제거 상태는 4.10 mm/s에서 더미에서 칩으로 변경되었습니다(추가 파일 1:그림 S4(b)). . 따라서 90 V(~4.10 mm/s)에서 가공 깊이의 증가는 재료 제거 상태의 변화에 ​​기인할 수 있습니다. 제작된 나노채널의 폭은 구동 전압이 증가함에 따라 증가하기 시작했다. 그림 6은 나노 밀링 중 AFM 팁 궤적의 개략도를 표시하고, 점선 타원, 검은색 실선 타원 및 파란색 화살표는 각각 완성된 가공 프로세스, 진행 중인 가공 프로세스 및 AFM 팁의 동작 방향을 나타냅니다. 너비(W ₂ )은 Fig. 6(b)의 가공된 채널(W ₁ ) 그림 6(a). 그대로₁ 및 AS₂ (빨간색 실선)은 AFM 팁의 단면과 샘플 재료 사이의 접촉 길이를 나타냅니다. AS₁의 값 AS₂보다 큰 것으로 확인되었습니다. 가공 너비 "L ₁ "는 "L _2. "

나노밀링 공정 중 AFM 팁 궤적의 도식적 표현:나노채널의 가공된 너비(a ) 나노채널(b)보다 작습니다. ), 점선 타원, 검은색 실선 타원 및 파란색 화살표는 각각 완성된 가공 공정, 진행 중인 가공 공정 및 AFM 팁의 이동 방향을 나타냅니다.

S_{h의 값} 식에서 (5)는 식에 의해 얻어졌다. (8), 여기서 D와 AS는 각각 가공된 채널의 깊이와 AFM 팁의 단면과 샘플 재료 사이의 접촉 길이입니다.

따라서 식. (5)는 Eq. (9).

α의 값 및 β 전체 가공 공정 동안 일정하게 유지되었습니다. 1500 Hz에서의 변형률 값은 2.03 × 10 ⁵ 범위에서 발견되었습니다. ~3.66 × 10 ⁵ s ^-1 ; 따라서 국부 정상 압력(p ) 1500 Hz에서 한계값에 도달했습니다. 또한, 가공 속도는 30–150 V(~ 2.03–3.66 mm/s)에서 가공하는 동안 샘플의 회복에 영향을 미치지 않았습니다[53]. 따라서 나노 채널의 최종 치수 크기는 가공 치수에 의해서만 결정되었습니다. AS₂의 값 (Fig. 6(b)) AS₁보다 작은 것으로 나타났다. (그림 6(a)) 더 큰 가공 너비의 경우 Eq. (9), D의 값은 AS의 값이 작을수록 크다. 따라서 구동 전압이 증가함에 따라 가공 깊이 값이 증가했습니다. 25 μN의 정상 부하, 120 V의 구동 전압, 1500 Hz의 주파수에서 제작된 나노채널의 일반적인 AFM 이미지는 추가 파일 1:그림 S4(b)에 나와 있습니다. 칩과 더미 형성 모두에서 물질이 제거되었고, 배출된 물질은 나노채널의 한 면에만 축적되었음을 알 수 있다. 또한, 25μN의 정상 하중에서 150 V에서 가공하는 동안 배출된 물질이 나노 채널 바닥에 칩 형성으로 축적되었습니다. 따라서 150 V의 전압과 1500 Hz의 주파수(정상 부하 25μN)에서 가공하는 동안 제작된 나노 채널의 크기 데이터는 그림 4d에서 비어 있습니다.

도 4c에서 나노채널 폭은 구동 전압이 증가함에 따라 증가하기 시작했음이 분명하다. 또한, 정상부하와 구동전압 값을 일정하게 유지하였을 때 1500 Hz의 주파수에서 제작된 나노채널의 폭은 100 Hz의 폭보다 넓었다. 또한, 1500 Hz에서 제작된 나노채널의 가공깊이는 100 Hz보다 깊었고, 더 깊은 나노채널을 가공하는 동안 팁의 단면크기가 더 큰 것으로 나타났다. 따라서 더 깊게 가공할 때 나노 채널이 더 넓게 제작되었습니다.

나노채널 몰드의 첫 번째 이송

25 μN, 33 μN, 41 μN, 50 μN 및 58 μN의 일반 하중에서 단일 긁힘 방법으로 가공된 나노 채널이 첫 번째 전달 프로세스에 적용되었습니다. 또한, 30~150 V의 구동 전압 범위(30 V의 간격)에서 100 Hz의 주파수에서 나노 밀링으로 제작된 나노 채널 몰드도 전사 공정에 사용되었습니다. 단일 스크래칭 방식으로 가공된 나노채널(80 nm 깊이 및 510 nm 너비)을 "나노채널 I"이라고 하는 반면, 나노밀링으로 가공된 나노채널(50 nm 깊이 및 610 nm 너비, 90 nm 깊이 및 630 nm 너비)을 "나노채널 I"로 명명했습니다. II” 및 “나노채널 III”, 각각. 세 가지 다른 PDMS 가중치 비율(5:1, 7:1 및 9:1)이 첫 번째 전송 프로세스에서 사용되었습니다.

그림 7a와 b는 25 μN의 일반 하중과 100 Hz의 주파수에서 벽 크기에 대한 다양한 PDMS 가중치 비율의 영향을 나타내며 검은색 점선은 전송 전의 원래 나노채널 크기를 나타냅니다. 전형적인 AFM 이미지와 첫 번째 전송 동안 5:1의 중량비로 나노채널 III에서 얻은 벽의 해당 단면이 그림 7c 및 d에 표시되며 이 벽을 "벽 III"이라고 합니다. 17μN의 일반 하중과 100 Hz의 주파수로 단일 긁힘 프로세스에서 벽 크기에 대한 다양한 PDMS 중량 비율의 영향이 ESI에 표시되었습니다(추가 파일 1:ESI의 그림 S5, S6, S7 및 S8 참조). 자세한 내용은). The walls obtained from “nanochannel I” and “nanochannel II” were termed as “wall I” and “wall II,” respectively. It is evident that the heights of all walls at different PDMS weight ratios were approximately the same. The widths of the walls were larger than the original nanochannel width, and the width at the weight ratio of 5:1 was found to be the largest. Due to the thermal expansion of PC sheet, a small deviation was noticed between final wall size and original nanochannel size. It was also observed that the elasticity of PDMS increased as the PDMS weight ratio decreased from 5:1 to 7:1 [41, 42]. Hence, the wall obtained at the weight ratio of 5:1 was stiffer and its elastic recovery was smaller; thus, the width of the wall obtained at the weight ratio of 5:1 was the largest.

Relationship between a wall height, b wall width, and transfer parameters (various weight ratio of PDMS) during first transfer process, where the channel molds were fabricated with a normal load of 25 μN and a frequency of 100 Hz, and c typical AFM image and d corresponding cross-section of the wall obtained from nanochannel III at a weight ratio of 5:1

Second transfer of nanochannel molds

The final PDMS slabs with nanochannels were obtained during second transfer process based on the wall obtained at a weight ratio of 5:1 in the first transfer process. Three different PDMS weight ratios (10:1, 9:1, and 8:1) were used during second transfer process. Figure 8a and b present the relationship between nanochannel size obtained under a normal load of 25 μN and a frequency of 100 Hz and transfer parameters during second transfer. It is clear from Fig. 8a that the depths of the nanochannels were larger than the original machining size, moreover, the depth at 10:1 was found to be larger than other two ratios. Further, the widths of the wall were also larger than the original size, and the width at 10:1 was found to be the largest (Fig. 8b). Figure 8c and d present a typical AFM image and corresponding cross-section of the nanochannel (120 nm depth and 690 nm width) obtained from wall III at a weight ratio of 10:1 during second transfer, and it was termed as “nanochannel C.” The relationship between the nanochannel sizes obtained under single scratching process with a normal load of 25 μN and a frequency of 100 Hz and the transfer parameters during the second transfer process were shown in ESI (see Additional file 1:Figures. S9, S10, S11 and S12 of ESI for details), the nanochannels obtained from “wall I” and “wall II” were termed as “nanochannel A” and “nanochannel B”, respectively.

Relationship between a nanochannel height, b nanochannel width, and transfer parameters (various weight ratio of PDMS) during second transfer, where the channel molds were fabricated with a normal load of 25 μN and a frequency of 100 Hz, and c typical AFM image and d corresponding cross-section of the nanochannel obtained from wall III at a weight ratio of 10:1 during second transfer

The depths of nanochannels obtained from walls II and III were larger than the original machining size, whereas the depth obtained from wall I was smaller than the initial machining size. Furthermore, the changes in width were identical to the changes in depth. The aspect ratio of wall I was larger than those of walls II and III, thus each wall manifested different thermal expansion values. Hence, the changing trends of width and depth during second transfer were different though at the same PDMS weight ratio. The values of the depth and width of walls II and III at 9:1 and 8:1 were found to be closer to the original machining size compared with 10:1. Because the elastic recoveries of PDMS at 9:1and 8:1 are closer to 5:1 than 10:1, which indicates an almost similar recovery trend for PDMS at 9:1, 8:1, and 5:1.

Application of nanochannel devices in electric current measurement

Nanochannel devices are often used in the fields of single nanoparticle manipulation, electrokinetic transport phenomena, DNA analysis, and enzymatic reaction detection. The main working principle of nanofluidic chips depends on the variation in electric current; therefore, it is important to measure the electrical conductivities of nanochannel devices. The electrical conductance in a nanochannel can be estimated by Eq. (10) [56].

여기서 μ _나 is the mobility of ion i , c _나 is the concentration of ion i , δ _n is the effective surface charge inside the nanochannel, and N_A and e signify Avogadro constant and electron charge, besides, w , h and l are the nanochannel width, height and length, respectively. It is obvious that the electrical conductance of a nanochannel is affected by the nanochannel feature dimensions and the solution concentration. The electric double layer (EDL) plays an important role in the nanochannel when the ratio of DEL thickness to the nanochannel height increases. The diffuse layer thickness of EDL is 3~5 times of the Debye length (λ _디 ), which can be expressed by Eq. (11) [57].

여기서 n _{나 ∞} denotes ion density in the solution, ε _오 is the permittivity of vacuum, ε _r is the dielectric constant of electrolyte solution, z is the valency of buffer solution (z  = z ⁺  − z ^-  = 1 for KCl), and k_b 그리고 T are the Boltzmann constant and temperature, respectively. In the present study, three different nanofluidic chips were obtained after the completion of transfer process. Nanofluidic chips consisted of nanochannels A, B, and C were termed as nanofluidic chips A, B, and C, respectively. Each nanofluidic chip contained four nanochannels. The widths and the depths of nanofluidic chips A, B, and C were measured as 60 nm and 500 nm, 80 nm and 680 nm, and 120 nm and 690 nm, respectively. The effective length of nanochannels in all chips was calculated as 50 μm. As shown in Fig. 8, pile-ups distribute on the sides of the nanochannels A, B, and C. The pile-ups may fill into the nanochannels and lead to a failure of the preparation for the nanofluidic chips. Thus, in order to verify the reliability of the fabricated nanochannel devices, electrical conductivity measurement test was conducted. KCl with 1 mM concentration was as the electrolyte solution in our study, and the values of electrical current were measured by an electrometer (Model 6430, Keithley, USA). The schematic sketches of the measurements for electric current in microchannel and nanochannel are presented as the inset figures in Fig. 9a and b, respectively. The experiments were carried out under DC power (applied by an Ag electrode) with an increment of 2 V for 3-s duration. Figure 9a presents the measured I -V curves of microchannels in three different nanofluidic chips, and a linear relationship between current and voltage was observed. Moreover, as the effect of EDL in microchannels was negligible and the dimensional sizes of microchannels in different nanofluidic devices were identical, the values of current in different chips were nearly the same. It is evident from Fig. 9b that the values of current in different nanofluidic devices were distinct due to different nanochannel sizes. For KCl solution of 1 mM concentration, the value of λ _디 was about 10 nm, thus the diffuse layer thickness of EDL was found as 30~50 nm [57]. Consequently, EDL got overlapped along the depth (60 nm) of nanofluidic chip A; however, no overlapping was observed in nanofluidic chip C (depth of 120 nm). However, it was difficult to determine whether EDL got overlapped or not in nanofluidic chip B (depth of 80 nm). It assumes that the effective surface charges (δ _n ) in all nanochannels are identical as the charge density of a surface is material property [58, 59]. The concentration of the ions in a nanochannel depends on the EDL field, the stronger the EDL field, the higher the ion concentration in the nanochanel [44]. In the present study, the EDL field in nanofluidic chip A is the strongest as the highest ratio of the DEL thickness to the nanochannel height, which signifies that the ion concentration in the nanochannel of nanofluidic chip A is the highest. 식에 따르면 (10), the nanochannel of nanofluidic chip A is more conductive due to the higher ion concentration. Hence, the value of electrical current in nanofluidic chip A was the largest, whereas nanofluidic chip C yielded the smallest value. In addition, at larger width sizes, EDLs did not overlap along the width directions of nanochannels. In nanofluidic chip B, when the value of applied electric field was lower than 25 V, a linear relationship was noticed between current and applied voltage; however, a limiting region appeared as the value of applied voltage increased and finally, became liner again as the electrical field increased further, this phenomenon belongs to ohmic-limiting-overlimiting current characteristic [60, 61]. The results of electrical current measurement revealed that the nanofluidic devices fabricated by the proposed method were effective, the pile-ups of the nanochannels A, B, and C had almost no influence on the performance of the nanofluidic devices.

Electric current measurement results based on the fabricated nanochannel devices, the cross-section size (depth × width) of nanochannels for nanofluidic chip A, B, and C are 60 × 500 nm, 80 × 680 nm and 120 × 690 nm, respectively. 아 Current in microchannels. ㄴ Current in nanochannels. The insets display the schematic sketches of the measurements