음의 정전 용량 장치 및 비휘발성 메모리 응용 제품을 위한 NEI(Nanocrystal-Embedded-Insulator) 강유전체 FET

초록

우리는 저전압 논리 및 비휘발성 메모리에 유망한 매우 얇은 통합 강유전체/유전체(FE/DE) 절연층이 있는 새로운 NEI(Nanocrystal-embedded-Insulator) 강유전체 전계 효과 트랜지스터(FeFET)를 보고합니다. NVM) 애플리케이션. 사방정계 ZrO₂를 포함하는 NEI 층의 강유전성 비정질 Al₂에 포함된 나노결정 O₃ 분극 전압 측정, 압전 힘 현미경 및 전기 측정에 의해 입증됩니다. NEI 네거티브 커패시턴스 FET(NCFET)의 온도 종속 성능 및 내구성 동작을 조사합니다. 3.6nm 두께의 FE/DE를 사용하는 FeFET는 1V보다 큰 메모리 창을 구현하여 FE 두께를 궁극적으로 확장하여 매우 작은 핀 피치로 3차원 FeFET를 구현할 수 있는 경로를 제공합니다.

<섹션 데이터-제목="배경">

배경

강유전성 게이트 절연체 층(FeFET)이 있는 전계 효과 트랜지스터는 다양한 집적 회로 응용 분야에서 상당한 관심을 끌고 있습니다. 고유한 음의 커패시턴스(NC) 속성으로 인해 FeFET는 기존 MOSFET보다 더 가파른 스위칭 동작을 달성하여 더 낮은 전압 작동을 가능하게 합니다[1]. 다양한 채널 구조[2,3,4]와 재료[5,6,7]는 60mV/decade 이하 임계값 스윙(SS)을 얻었습니다. 또한, 전류-전압의 히스테리시스(I -V ) 잔여 분극으로 인한 특성(P _r )는 비휘발성 메모리(NVM) 애플리케이션에 사용할 수 있습니다[8]. FeFET의 재료 개발은 최근 다결정이 도핑된 HfO₂에 집중되었습니다. 더 나은 두께 확장성[9]과 CMOS 프로세스 호환성[2] 때문입니다. 그러나 HfO₂에 대한 근본적인 한계는 여전히 존재합니다. 원하지 않는 게이트 누설 전류를 피하기 위한 두께 스케일링; 이것은 차례로 FinFET[2]를 제한합니다. 나노결정 MOS 및 메모리 장치 개념[10, 11]에서 영감을 받아 강유전체(FE) 나노결정이 내장된 절연 유전체(DE) 층이 이 작업에 도입되었습니다. 그림 1에 설명된 결과로 생성된 새로운 장치 설계를 "나노결정 내장 절연체"(NEI) FeFET라고 합니다. 이 디자인의 주요 장점은 낮은 게이트 누출 요구 사항을 충족하는 더 얇은 통합 FE/DE 레이어입니다.

<그림>

아 NEI 강유전체 전계 효과 트랜지스터 제조를 위한 주요 공정 단계. ㄴ 제작된 NEI FeFET의 3D 개략도

이 작업에서 NEI FeFET가 보고됩니다. 물리적 두께가 다른 NEI 층의 물리적 특성 및 강유전성을 특성화합니다. NEI FeFET의 전기적 성능은 저전압 로직 및 NVM 애플리케이션에 대해 조사됩니다.

방법

NEI FeFET 제조를 위한 주요 공정 단계는 그림 1a에 나와 있습니다. 0.088–0.14 Ω cm의 저항을 갖는 4인치 n형 Ge(001) 웨이퍼가 시작 기판으로 사용되었습니다. 희석된 HF를 사용한 프리게이트 세정 후, ZrO₂를 포함하는 NEI 층의 증착을 위해 Ge(001) 웨이퍼를 ALD(Atomic Layer Deposition) 챔버에 로드했습니다. 비정질 Al₂에 포함된 나노결정 O₃ 행렬. 다양한 두께의 NEI 레이어가 이 작업에 사용되었습니다. TaN 금속 게이트는 반응성 스퍼터링을 사용하여 NEI FeFET에 증착되었습니다. 게이트 패터닝 및 에칭 후, BF₂ ⁺ 이온은 20keV의 에너지와 1 × 15cm^-2 의 도즈로 소스/드레인 영역에 주입되었습니다. . 30나노미터 니켈(Ni)이 리프트오프 프로세스를 사용하여 소스/드레인 영역에 증착되었습니다. 마지막으로 RTA(Rapid Thermal Annealing)로 소자 제작을 완료했다. 순수 유전체 Al₂로 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET) 제어 O₃ 게이트 절연층도 제작했습니다.

그림 1b는 비정질 DE 게이트 절연층에 내장된 FE 나노결정으로 구성된 제작된 NEI FeFET의 3D 개략도를 보여줍니다. FE 재료의 부피는 작지만 NCFET 및 NVM 애플리케이션에 충분합니다. 절연 DE 재료는 낮은 게이트 누설 및 낮은 작동 전압을 달성하는 데 중요합니다. 큰 밴드갭 에너지와 높은 유전율(κ ). 또한 높은 강제 장(E _ㄷ ) 내장된 FE 나노결정.

그림 2a의 단면 투과 전자 현미경(XTEM) 이미지는 제작된 FeFET의 소스/드레인, 채널 및 게이트 가장자리 영역을 보여줍니다. 그림 2b 및 c는 이 작업에서 연구된 NEI 층의 두께가 각각 3.6 및 2.1nm임을 나타냅니다. GeO_{x의 계면층이} NEI 층과 Ge 사이에 존재하지만 볼 수는 없습니다.

<그림>

아 NEI-FeFET의 게이트, 채널 및 소스/드레인 영역을 보여주는 XTEM 이미지. ㄴ 및 c 각각 3.6nm 및 2.1nm 두께의 NEI 층이 있는 FeFET 게이트 스택의 XTEM 이미지

그림 3의 고해상도 TEM(HRTEM) 이미지는 ZrO₂ 비정질 Al₂에 포함된 나노결정 O₃ 3.6 및 6 nm 두께의 NEI 샘플에서 Ge(001)에 대한. 이전 연구에서 우리는 NEI 층에서 Zr의 원자 백분율이 0.5% 미만임을 보여주었습니다[12]. 회절 패턴에 따라 평면간 간격 d 나노결정 내에서 0.173 nm로 계산되며, 이는 (111) 방향 사방정계 ZrO₂에 해당합니다. 단계 [13].

<그림>

비정질 Al₂에 포함된 나노결정을 보여주는 HRTEM 이미지 O₃ 두께가 a인 샘플의 경우 3.6nm 및 b 6나노. 인세트는 면간 간격이 d임을 보여줍니다. 나노 결정에서 o-ZrO₂에 해당하는 0.173 nm (111) 위상

극성 대 전압(P -V ) 및 PFM(piezoresponse force microscopy) 측정은 두께가 다른 NEI 샘플에 대해 수행되었습니다. NEI 층의 강유전성을 특성화하기 위해 P -V TaN/NEI(3.6nm)/Ge, TaN/NEI(6nm)/Si_0.7의 곡선 Ge_0.3 , 및 TaN/NEI(10nm)/TaN 커패시터는 각각 그림 4a, b 및 c에 나와 있습니다. NEI 층은 더 낮은 P를 나타냅니다. 보고된 HfZrO₂ 값보다 (HZO) [14], 이는 ZrO₂의 부피비가 Al₂의 나노결정 O₃ 매트릭스가 상당히 낮습니다. 잔여 분극 P _r NEI 필름의 두께는 필름 두께가 증가함에 따라 증가합니다. P-V 그림 4c의 곡선은 어닐링 온도가 450°C에서 550°C로 증가하는 동안 NEI 층의 강유전성이 퇴화함을 나타냅니다. 닫히지 않은 P-V의 이유는 다음과 같습니다. 루프는 누출이 실제로 존재하기 때문입니다. 전압 스위핑 범위가 감소함에 따라 제로 전기장에서 결과적인 오프셋이 감소하는 것으로 보고되었습니다[3, 15, 16]. 3.6 nm, 6 nm 및 10 nm NEI의 진폭(상단) 및 위상(하단) 이미지를 각각 그림 5a, b 및 c와 같이 측정했습니다. Fig. 6에서 보는 바와 같이 TaN 위의 NEI 표면에 쓰여진 반대 극성을 나타내는 패턴은 막두께가 증가함에 따라 더 선명한 대조를 보인다.

<그림>

아 –ㄷ 측정된 P -V TaN/NEI(3.6nm)/Ge, TaN/NEI(6nm)/Si_0.7의 곡선 Ge_0.3 , 및 TaN/NEI(10nm)/TaN, 각각

<그림>

아 –ㄷ TaN에서 각각 3.6, 6 및 10nm NEI에 대한 PFM 측정의 진폭(상단) 및 위상(하단) 이미지

<그림>

아 –ㄷ TaN에서 각각 3.6, 6, 10nm NEI의 위상 변화 특성. 반대 극성이 NEI 층의 표면에 기록될 수 있음이 관찰되었습니다.

결과 및 토론

NEI NCFET

그림 7a는 측정된 I를 보여줍니다. _DS -V _GS 450°C 및 500°C에서 어닐링된 NEI 두께가 3.6nm인 NEI NCFET의 곡선. NCFET는 강유전성 커패시턴스와 트랜지스터의 MOS 커패시턴스 간의 양호한 매칭을 나타내는 히스테리시스가 거의 없습니다. NCFET는 시계 방향 I-V로 유도된 NC 효과를 보여줍니다. 이것은 전하 트래핑/디트랩핑에 의한 반시계 방향 루프와 대조적입니다[17]. 게이트 누출 나 _G V의 함수로 _GS 동일한 장치 쌍의 Al₂에서 나노결정의 형성은 O₃ 게이트 누설을 증가시키지 않습니다. 그림 7b는 NCFET가 순방향 및 역방향 스위핑에 대해 60mV/decade 미만의 가파른 SS 포인트를 달성함을 보여줍니다. NC FinFET[2, 18]에서도 관찰되는 NEI NCFET의 SS 변동은 서로 다른 강유전성 나노결정 또는 영역에 의한 분극 전환 때문일 수 있습니다. 측정된 나 _DS -V _DS 그림 7c의 동일한 장치 쌍에 대한 곡선은 ∣V에서 _GS − V _TH ∣ =∣ V _DS ∣ =1.0V, 500°C에서 RTA가 있는 NCFET는 29% 더 큰 I _DS 450 °C에서 어닐링된 트랜지스터와 비교. 이는 채널에서의 캐리어 이동도와 접촉 저항 특성이 annealing 온도가 증가함에 따라 향상될 수 있다는 사실에 기인한다[19]. 강유전체층에 의해 유도되는 전형적인 특성인 음의 차동 저항(NDR)은 I에서 관찰됩니다. _DS -V _DS 다른 온도에서 어닐링된 NCFET에 대한 곡선입니다.

<그림>

아 측정된 나 _DS -V _GS 그리고 나 _G -V _GS 450°C 및 500°C에서 어닐링된 3.6nm NEI가 있는 NCFET의 곡선. ㄴ NEI NCFET는 V에 대해 60mV/decade 포인트 미만입니다. _DS - 0.05V의 값. c 나 _DS -V _DS 명백한 NDR 현상을 보여주는 NEI NCFET에 대한 곡선. 500°C에서 어닐링된 NC 트랜지스터는 29% I _DS 1.0V 공급 전압에서 450°C에서 RTA가 있는 장치와 비교하여 개선됨

그림 8a는 측정된 I를 보여줍니다. _DS -V _GS 2.1 nm의 동일한 절연체 두께를 갖는 NEI NCFET 및 제어 MOSFET의 곡선. 기기에는 L이 있습니다. _G 6μm. NCFET는 히스테리시스가 없는 특성을 나타냅니다. 삽입은 포인트 SS 대 I를 보여줍니다. _DS 장치에 대한 곡선은 임계 전압까지 제어 장치와 비교하여 NCFET에서 향상된 SS가 달성되었음을 보여줍니다. 그림 8b는 I _DS -V _DS NEI NCFET와 제어 MOSFET의 곡선. NCFET는 낮은 V에 대한 NDR 현상을 나타냅니다. _GS . NDR 효과는 그림 8a에 표시된 것처럼 제어 MOSFET에 비해 NCFET의 향상된 DIBL(드레인 유도 장벽 저하) 특성에 해당합니다. ∣V에서 _GS − V _TH ∣ =∣ V _DS ∣ =1.0V, 16% I _DS 제어 장치와 비교하여 NCFET에서 향상이 얻어진다. 2.1nm NEI를 가진 NCFET는 3.6nm NEI를 가진 트랜지스터에 비해 덜 중요한 NDR을 가지며 이는 [20]의 결론과 일치합니다.

<그림>

아 나 _DS -V _GS 순수 Al₂을 사용하는 NEI NCFET 및 제어 MOSFET의 곡선 O₃ 유전체. 두 장치 모두 2.1nm 게이트 절연체를 가지고 있습니다. 삽입된 그림은 NCFET가 임계 전압까지 제어 장치보다 더 가파른 SS를 가지고 있음을 보여줍니다. ㄴ 측정된 나 _DS -V _DS NCFET 및 제어 MOSFET에 대한 곡선. NDR은 매우 낮은 V에서 NCFET에 대해 관찰됩니다. _GS . ∣V에서 _GS − V _TH ∣ =∣ V _DS ∣ =1.0V, NCFET는 16% I 달성 _DS 제어 장치에 비해 개선

3.6nm 두께의 NEI가 있는 NCFET의 온도 의존성이 여기에서 조사됩니다. 그림 9a는 I를 보여줍니다. _DS -V _GS 10 °C 및 30 °C에서 측정한 곡선. 삽입은 트랜지스터의 SS 성능이 상승된 온도에서 저하되지 않음을 나타냅니다. 온도가 상승함에 따라 나 -V 곡선이 더 음의 V로 이동합니다. _GS 기존 MOSFET의 경향과 반대되는 강유전체의 지배적인 효과 때문입니다. 그림 9b는 온도에 따른 히스테리시스 전압과 순방향 스위칭 임계 전압의 변화를 요약한 것입니다. 앞으로 V _GS E 증가로 인해 온도가 증가함에 따라 더 많은 음수 값으로 이동합니다. _ㄷ NEI.

<그림>

아 나 _DS -V _GS 10°C 및 30°C에서 측정된 NEI(3.6nm) NCFET의 곡선은 예상대로 온도가 증가함에 따라 더 음의 전압으로 이동하는 것을 보여줍니다. 삽입은 가파른 점 SS를 보여줍니다. ㄴ 히스테리시스(왼쪽) 및 앞으로의 V 통계 플롯 _GS @ 10⁻⁷ 3.6nm NEI 층이 있는 NCFET의 A/μm(오른쪽). 앞으로 V _GS 온도가 증가함에 따라 음의 방향으로 이동

비휘발성 메모리 애플리케이션을 위한 NEI FeFET

V의 범위를 늘리면 _GS 스위핑을 통해 NEI FeFET의 히스테리시스 전압을 증가시켜 읽기 및 쓰기 작업을 위한 크고 안정적인 메모리 창(MW)을 달성할 수 있습니다. 그림 10에서 볼 수 있듯이 3.6nm NEI를 갖는 FeFET는 MW가 V로 0.2V에서 1.14V로 증가함을 보여줍니다. _GS 스위핑 범위는 (0.1V, − 0.1V)에서 (1V, − 2V)까지 다양합니다. 다른 FeFET 메모리 장치의 DC 스위프 내구성은 도 11a에 도시되어 있고, 도 11b는 DC 스위핑 사이클 수의 함수로서 히스테리시스 특성을 예시한다. 안정적인 I-V ~ 0.65V의 히스테리시스 창이 나타납니다.

<그림>

큰 V의 경우 _GS DC 스위핑 범위, NEI(3.6nm) FeFET에 대해 1.14V의 MW 관찰

<그림>

아 측정된 나 _DS -V _GS 1000 DC 스위핑 사이클을 통한 NEI(3.6 nm) FeFET에 대한 곡선. ㄴ DC 스위핑 내구성 측정은 NEI FeFET가 1000 사이클 동안 안정적인 MW를 가짐을 보여줍니다.

그림 12는 MW 및 FE 층 두께와 관련하여 보고된 FeFET에 대해 NEI FeFET 메모리 장치를 벤치마킹합니다[8, 21-24]. 이 작업에서 NEI FeFET 장치는 3.6nm의 가장 얇은 보고된 FE 두께로 상당한(> 1V) MW를 달성한다는 점에 유의해야 합니다. 우리는 도핑된 HfO₂에 비해 더 작은 두께로 NEI에서 안정적인 FE 위상을 달성하는 것이 더 쉽다고 추측합니다. [28,29,30].

<그림>

MW 및 t와 관련하여 보고된 FeFET에 대한 NEI FeFET 메모리 장치의 벤치마킹 _FE . NEI FeFET 메모리 장치로 가장 얇은 FE 실현

마지막으로 ZrO₂가 제공하는 NEI FeFET의 장점 비정질 게이트 절연체에 내장된 나노결정에 대해 논의합니다. 그림 13은 보고된 도핑된 HfO₂에 대한 NEI 레이어를 벤치마킹합니다. 영화 [2, 3, 21, 25–27], E 관련 _ㄷ 그리고 피 _r . NEI는 훨씬 더 낮은 P를 달성할 수 있습니다. _r 도핑된 HfO₂와 비교 유사한 E _ㄷ . 우리의 실험은 P _r 1μC/cm² 미만 FeFET에 필요한 MW를 제공할 수 있습니다. 과도한 분극은 더 큰 탈분극을 일으켜 더 나쁜 머무름 특성을 초래할 수 있으며, 이는 [25]에서 보고되었습니다. 또한 NEI 레이어의 FE 및 DE 속성을 별도로 조정할 수 있습니다. P _r FE 나노결정의 부피를 증가/감소시켜 향상/감소되고, 비정질 매트릭스에 다른 요소를 통합하여 κ가 증가합니다(예:. , LaAlO₃ ), FeFET 성능을 최적화합니다.

<그림>

보고된 도핑된 HfO₂에 대한 NEI 레이어 벤치마킹 E 관련 영화 _ㄷ 그리고 피 _r . NEI는 훨씬 더 낮은 P를 달성합니다. _r 도핑된 HfO₂와 비교 유사한 E를 유지하면서 _다. [2, 3, 21, 25,26,27]

결론

ZrO₂가 있는 새로운 FeFET 비정질 Al₂에 포함된 나노결정 O₃ 게이트 절연층이 보고되었습니다. 물리적 분석에 따르면 Al₂의 Zr은 0.5% 미만입니다. O₃ NCFET 및 NVM 애플리케이션에 충분한 강유전성을 생성합니다. 다양한 측정 온도에서 안정적인 NC 효과가 관찰됩니다. 기록적인 얇은(총 두께 3.6nm) 게이트 절연체를 사용한 안정적인 FeFET 메모리 작동이 시연됩니다. 안정적인 MW는 1000 DC 내구성 주기 이상으로 달성됩니다. 제안된 NEI FeFET 설계는 핀 피치가 매우 작은 FinFET와 호환되도록 FE/DE 게이트 절연체 층의 두께를 축소할 수 있는 경로를 제공합니다.

약어

알₂ O₃ :: 산화알루미늄
ALD:: 원자층 증착
BF₂ ⁺ :: 불화붕소 이온
DC:: 직류
Ec:: 강제 필드
FeFET:: 강유전체 전계 효과 트랜지스터
Ge:: 게르마늄
GeO_x :: 게르마늄 산화물
HF:: 불산
HRTEM:: 고해상도 투과 전자 현미경
나 _DS :: 드레인 전류
MOSFET:: 금속 산화물 반도체 전계 효과 트랜지스터
MW:: 메모리 창
NC:: 네거티브 커패시턴스
NDR:: 음의 차동 저항
NEI:: 나노결정이 내장된 절연체
Ni:: 니켈
Pr:: 잔여 분극
RTA:: 급속 열처리
SS:: 하위 임계값 스윙
TaN:: 탄탈 질화물
V _GS :: 게이트 전압
V _TH :: 임계 전압
ZrO₂ :: 이산화지르코늄

아연 및 망간 도핑이 포함된 고성능 CsPbI2Br 페로브스카이트 태양 전지 열간 프레스 소결로 합성된 산화 그래핀 강화 티타늄 매트릭스 복합 재료의 미세 구조 및 기계적 특성

나노물질