실리콘-저마늄 핀펫: 7nm 및 그 이후를 위한 저저항 채널 개척

IBM 올버니 리서치의 반도체 팀은 CMOS 기술을 10nm, 7nm, 미래 노드로 밀어붙이고 있습니다. 소자 치수가 축소됨에 따라 트랜지스터 채널 저항이 칩 성능의 결정적 요소가 됩니다. 그 저항을 낮추기 위해 채널 소재를 혁신하는 것은 7nm 이상에서 경쟁력을 유지하기 위해 필수적입니다. 우리의 초점은 작년 7nm 출시에서 강조된 전력-성능 이득을 가능하게 한 핵심 소재인 실리콘-저마늄(SiGe)입니다.

SUNY 폴리테크닉 나노테크 컴플렉스에서 제작된 10nm 대칭 Si 핀펫(a)과 SiGe 핀펫(b) 프로파일. SiGe 핀펫이 우수한 전기적 특성을 보입니다.

현재 14nm 핀펫 칩은 실리콘 단일 채널을 사용합니다. 실리콘의 안정성은 이 규모 이상에서 한계가 있습니다. 반면 SiGe 기반 핀펫은 업계 10nm 표준 하에서 입증된 성능 향상을 제공하며 확장 가능한 CMOS 기술로의 실용적 경로를 제시합니다. 한 가지 장점은 저전력과 고성능 소자를 단일 다이에서 어느 쪽도 타협 없이 통합할 수 있다는 점입니다.

SiGe 핀펫은 향상된 전기적 신뢰성도 보여주어 칩 수명 동안 더 안정적인 성능으로 이어집니다. 결과적으로 동일한 공정 흐름이 고성능 슈퍼컴퓨터와 전력 제약 모바일 기기 모두에 활용됩니다.

더 큰 저마늄 원자를 실리콘 격자에 도입함으로써 SiGe는 트랜지스터 채널에 변형을 생성하는 의도적 격자 불일치를 만듭니다. 이 변형은 캐리어 이동도를 높여 더 낮은 전압에서 더 많은 전류가 흐르게 합니다. 따라서 SiGe는 전력-성능 균형을 유지하면서 더 작은 치수로의 확장 가능한 로드맵을 가능하게 합니다.

앞으로의 노드를 위한 SiGe: 10nm 및 7nm 칩 생산 과제 해결

전체 통합 흐름에서 변형 유지와 결함 밀도 제어는 10nm 이하 SiGe 핀펫의 두 가지 주요 기술적 장애물입니다. 변형은 도펀트를 활성화하는 열 어닐, 균일 접합을 형성하는 소스/드레인 리세스 단계, 초단 핀이 필요한 설계에서 핀 패터닝 중에 손실될 수 있습니다.

결함 제어는 양산에 igualmente 중요합니다. SiGe 채널과 실리콘 기판 간 격자 불일치로 전체 웨이퍼에서 결함 수준을 제조 가능 한계 내로 유지하기 어렵습니다. 첨단 에피택셜 성장, 혁신적 핀 모듈 통합, 정제된 소스/드레인 엔지니어링을 통해 10nm와 7nm 테스트 노드에서 변형 유지와 낮은 결함도를 달성했습니다.

이 타당성 연구를 바탕으로 칩 설계자들과 파운드리들과 협력해 SiGe 핀펫을 양산에 도입하고 있습니다. SiGe가 차세대 CMOS 노드에서 실리콘 핀펫을 대체하여 슈퍼컴퓨터부터 모바일 기기까지 모든 것을 구동할 것으로 예상합니다. 이 기술은 효율적인 전력 사용이 가장 중요한 '무어 이상' 응용(클라우드, 인지 컴퓨팅, 기타 저전력 시나리오)에도 전망이 있습니다.

추가 읽기

핀 폭 87nm(a)에서 3nm(g)까지 핀과 게이트 스택 단면, SiGe 핀에 더 높은 Ge 함량.

올해 IEEE VLSI 심포지엄에서 우리 팀들은 10nm 그라운드 룰 하에서 SiGe를 활용하고 작년 제작한 7nm 노드로의 경로를 제시하는 소자, 소재, 통합 돌파구 모음을 선보였습니다. 하이라이트로는 결함도 제어, SiGe 핀에 맞춘 게이트 스택 및 계면층 혁신, 첨단 컨택트 기술 등이 있으며 모두 VLSI 논문에 상세히 기술되어 있습니다.

• T2.2: "10nm 및 그 이후를 위한 고이동도 SiGe 채널 핀펫 기술"
• T4.3: "Si_1-xGe_x 채널 계면층에서 선택적 GeO_x 스캐빈징으로 고이동도 Si/Si_1-xGe_x CMOS 응용"
• T9.3: "고 Ge 함량 스트레인 SiGe 핀펫 교체 하이케이/메탈 게이트, 공격적 EOT ~7Å 및 서브-4nm 핀 폭까지 높은 홀 이동도와 우수한 SS 및 신뢰성"
• T7.2: "첨단 기술을 위한 Ti 및 NiPt/Ti 라이너 실리사이드 컨택트"

선택적 GeOx 스캐빈징 공정 개략도(a)와 SiGe 채널을 가진 GeOx-프리 계면층(b).

*-핀펫은 채널을 핀 모양 구조로 들어 올리는 트랜지스터 아키텍처를 의미합니다.

데차오 구오는 IBM 리서치의 연구 직원, 마스터 인벤터, 첨단 소자 설계 및 통합 매니저입니다.