본 연구에서는 Y-자형 케쿨레 격자 왜곡과 전기 장벽을 고려해 볼리스틱 그래핀 기반 밸리 전계효과 트랜지스터에서 밸리 슈도자기저항을 제어하는 새로운 방법을 제안합니다. 소자는 강자성-변형 소스와 드레인을 통한 밸리 주입과 검출을 포함합니다. 채널 내 밸리 조작은 Y-자형 케쿨레 격자 왜곡과 전기 장벽을 통해 이루어집니다. 이 소자의 핵심 메커니즘은 그래핀의 Y-자형 케쿨레 격자 왜곡이 밸리 세차(valley precession)를 유도해 채널 전자의 밸리 방향을 제어하고, 이에 따라 드레인에서 수집되는 전류를 제어한다는 점입니다. 외부 바이어스 전압 조절로 밸리 슈도자기저항이 양음 값을 오가며 진동하며, 30,000% 이상의 거대 터널링 밸리 슈도자기저항을 달성할 수 있음을 발견했습니다. 연구 결과는 밸리트로닉스와 디지털 로직의 시너지가 밸리트로닉스 기반 정보 처리와 가역 컴퓨팅의 새로운 패러다임을 제공할 수 있음을 시사합니다.
서론
그래핀은 탄소 원자의 2차원 시트로 우수한 캐리어 이동도를 가지며, 금속-산화물-반도체 전계효과 트랜지스터 설계에 활용 가능한 가장 얇은 채널을 제공합니다[1]. Semenov는 그래핀 층을 채널로 이용한 스핀 전계효과 트랜지스터를 제안했습니다[2]. 이는 강자성 소스와 드레인을 통한 스핀 주입과 검출, 강자성 게이트와의 전자 교환 상호작용 전기 제어를 통한 채널 내 스핀 조작을 포함합니다. 또한 라슈바 스핀-궤도 상호작용은 그래핀에서 스핀 제어의 또 다른 유망한 도구입니다[3]. 라슈바 스핀-궤도 상호작용은 스핀 세차를 유도해 채널 전자의 스핀 방향을 제어합니다. 스핀 전계효과 트랜지스터는 거대 자기저항과 터널 자기저항 등 중요한 연구 아이디어를 자극했습니다[3, 4]. 이들은 디지털 저장과 자기 센서 기술에 응용될 수 있습니다.
한편 그래핀의 디랙 전자는 기존 전하와 스핀 자유도 외에 추가적인 밸리 자유도를 가집니다. 두 밸리 간 큰 운동량 차이와 깨끗한 그래핀 시료에서의 간격산 산란 억제[5-7]로 인해 밸리 자유도는 전자 스핀과 같은 효과를 내며 정보를 운반하고 조작할 수 있어 밸리트로닉스라는 새로운 학문이 대두되었습니다. 스핀 전계효과 트랜지스터와 유사하게 그래핀에서 밸리 전계효과 트랜지스터도 이론적으로 제안되었습니다[8]. 이는 갭이 열린 그래핀의 양자 1차원 채널이 두 개의 안락의자형 그래핀 나노리본(소스, 드레인) 사이에 샌드위치된 구조로, 측 게이트 전기장이 채널에 인가돼 밸리-궤도 상호작용으로 캐리어의 밸리 분극을 조절함으로써 드레인에서 수집되는 전류량을 제어합니다. 그러나 그래핀에서 밸리 결합이 오랫동안 물리적 현실이 되지 못해 밸리 전계효과 트랜지스터 및 관련 연구는 거의 진행되지 않았습니다. 최근 Gutierrez 등의 실험[9]에서 그래핀-구리 초격자 위의 허니콤 격자에서 특이한 Y-자형 케쿨레(Kek-Y) 결합 텍스처가 발견되었습니다. 초격자 단위 세포당 6개 탄소 원자 중 하나가 아래에 구리 원자가 없어 더 짧은 최근접 이웃 결합을 얻습니다. 또한 Gamayun은 Kek-Y 결합 텍스처가 운동량 제어 밸리 세차 방식을 제공함을 보였습니다[10]. Beenakker 등은 Kek 시스템이 안드레프 유사 반사로 밸리 플립 효과를 가져옴을 보였습니다[11]. 최근 Wang 등은 전도도 대칭을 유지하는 케쿨레 격자의 C-C 결합 길이 변조가 교환장이 스핀을 세차시키는 것과 유사하게 밸리 자유도를 조작할 수 있음을 발견했습니다[12]. 이는 그래핀에서 새로운 유형의 밸리 전계효과 트랜지스터 설계 가능성을 열었습니다. 게다가 Kek-Y 격자 왜곡이 그래핀의 밸리 슈도자기저항에 미치는 복합 효과에 대한 보고는 없습니다. 밸리 슈도자기저항[13, 14]은 자기 터널 접합의 자기저항[15]과 유사하게 스핀 전류의 크기가 전극의 자기 방향에 의존하는 현상과 유사합니다[4].
방법
본 연구에서는 그래핀 기반 전자를 위한 새로운 유형의 밸리 전계효과 트랜지스터(VFET)를 제안합니다. 소자 설계는 밸리 분극 주입/검출을 위한 강자성-변형(FM-S) 소스/드레인을 가정하며, 이는 기존 스핀 트랜지스터와 유사합니다(그림 1a 참조). 그래핀 채널 내 밸리 회전은 Kek-Y 그래핀 초격자[10-12]에 의존하며, 이는 Cu(111) 위에 에피택셜하게 성장한 그래핀 초격자로 구현 가능합니다. 이때 구리 원자가 탄소 원자와 레지스트리 관계에 있습니다[9]. 그러나 일부 탄소 원자 아래에 구리 원자가 없어 주기적인 구리 원자 공공이 그래핀 아래에 나타납니다. 이러한 기판 원자 공공은 세 개의 이웃 결합을 수축시킵니다. 여기서는 이 세 결합에 해당하는 전자 호핑 에너지 수정을 δt로 표시합니다. 강자성 그래핀이 동일한 FM 금속 스트라이프로 구성된다고 가정합니다. 소스와 드레인의 두 자화 방향은 전류 방향(x축)을 따라 평행(P) 또는 반평행(AP) 정렬을 이룰 수 있으며, 이는 외부 평면 자기장으로 제어 가능합니다. 란다우 게이지에서 프린지 필드에서 발생하는 자기 벡터 포텐셜은 A(r)=A_y(x)ŷ 형태이며, A_y(x)=A_y[Θ(-x)±Θ(x-L)]입니다. 여기서 플러스(마이너스) 부호는 자화의 P(AP) 구성에 해당하며, Θ(x)는 헤비사이드 계단 함수입니다. 한편 소스와 드레인에 동일한 변형이 가해진다고 가정하며, 이는 그래핀 기판에 인장력을 가해 유도할 수 있습니다[18]. 탄성 변형은 호핑 진폭에 대한 섭동으로 취급되며 게이지 포텐셜 A_S(r)로 작용합니다. 인장력은 x 방향을 따라 설정되며, 이 경우 A_S(r)는 y 축을 따라 균일합니다[16]. 명확히 하기 위해 y 성분의 전형적인 매끄러운 프로파일로 A_Sy(x)=A_S[Θ(-x)+Θ(x-L)]로 설정합니다. 여기서 A_S는 진폭입니다. 또한 케쿨레 격자 영역에 전기 장벽이 인가되며, 이는 외부 바이어스 전압으로 조절 가능합니다.
a 게이트 바이어스로 채널 전자의 밸리 방향을 제어하는 Kek-Y 격자 왜곡 그래핀 채널을 이용한 VFET 개략도. 소스와 드레인은 FM-S 그래핀으로 특정 분극의 전자를 주입 및 검출. z₀는 그래핀 층과 FM 스트라이프 간 거리. L은 채널 길이, W는 y 방향 그래핀 시료 폭, W≫L. b 디랙 점 근처 밴드 구조. 수평선은 페르미 에너지 표시 (컬러 온라인)
Kek-Y 그래핀 초격자를 가진 VFET에서 저에너지 준입자 전파는 다음 단일 입자 해밀토니안으로 기술됩니다[10-12]:
여기서 σ와 τ는 각각 서브격자와 밸리에 대한 파울리 행렬입니다. P=(p_x, p_y)는 무질량 디랙 전자의 운동량, τ_z=±1은 K와 K' 밸리, v_F=10⁶ m/s는 순수 그래핀에서 디랙 전자 속도, v_τ≃v_F δt/3t는 Kek-Y 격자에서 결합 수축 효과에 의한 속도 수정 항입니다. 여기서 t는 순수 그래핀에서 최근접 사이트 간 호핑 에너지입니다. U는 게이트 조절 가능 장벽 전위. A_M(x)=e v_F A_y(x)[19]. Kek-Y 격자 왜곡과 전기 장벽이 있는 그래핀에서 해밀토니안의 고윳값은 다음과 같습니다.
여기서 α=+1(-1)은 전도대(가전자대), β=±1은 전도대와 가전자대의 두 밸리 분열 서브밴드를 나타냅니다. y 방향 병진 불변성으로 횡파 벡터 k_y는 보존됩니다. 균질 Kek-Y 격자 왜곡 그래핀의 고유상태는 Ψ_β^±(k_xβ, k_y)=1/N_β(1, P_β^±, Q_β^±, R_β^±)^T로 특성화되며, 여기서 N_β는 정규화 상수 N_β=(1+P_β²+Q_β²+R_β²)^(1/2)이고 P_β^±, Q_β^±, R_β^±는 다음과 같이 정의됩니다:
여기서 G₀=2e²W/(v_Fπ²ħ²)|E|, W는 y 방향 그래핀 시료 폭, φ₀는 x 방향 기준 입사각입니다.
계산에 앞서 k_y=0인 밴드 구조를 논의합니다(그림 1b). FM-S 소스 영역에서 그래핀의 에너지 밴드는 E=α√((ħv_F k_x)²+(A_M+τ_z A_S)²)로 쓰입니다. 총 벡터 포텐셜 A_M+A_S가 K 전자에 작용하는 크기가 |A_M-A_S|로 K' 전자에 작용하는 크기보다 커서[19] K와 K' 점에서 다른 갭이 유도되며 밸리 중첩이 해제됩니다. 이는 입사 에너지가 |A_M-A_S|
수치 결과 및 논의
다음으로 그래핀에서 FM-S/Kek-Y/FM-S 접합의 수치 결과를 제시합니다. 전체 논문에서 채널 길이 L=207 nm로 설정하고, 페르미 에너지 20 meV
전도도와 VPMR은 호핑 에너지 수정뿐만 아니라 페르미 에너지와 유효 장벽 전위에 대해서도 진동 함수입니다. Δθ가 페르미 에너지와 장벽 전위 U에 대해서도 선형적으로 스케일링되기 때문입니다. 그림 3a, b는 페르미 에너지와 유효 장벽 전위에 따른 전도도입니다. 해당 VPMR은 그림 3c, d에 나와 있습니다. 모두 E와 U 값에 따라 진동 특성을 보이며, 유효 장벽 전위 U가 페르미 에너지 E보다 큰 경우에도 마찬가지입니다. 이러한 현상의 물리적 기원은 클라인 터널링과 관련됩니다[12]. E와 U 증가에 따른 전도도와 VPMR의 유사한 진동 현상이 있지만 차이점도 있습니다. E가 증가하면 G_P와 G_AP 전도도 차이가 점점 작아져 VPMR 진동 진폭이 페르미 에너지 증가에 따라 감소합니다. 반면 Δθ=±nπ 조건 하에서 U 증가에 따라 G_P와 G_AP 차이가 커지며, 특히 특정 위치에서 G_P와 G_AP 전도도가 스위칭 특성을 보입니다. 이는 VPMR 응용에 더 바람직한 특성입니다. 주목할 점은 작은 E에서 관측된 최대 VPMR 값이 30,000%를 초과한다는 것입니다. 이 값은 스핀-궤도 상호작용이 있는 볼리스틱 그래핀 기반 양자 터널 접합의 MR(~175%)[4], 외부 게이트로 제어되는 이층 그래핀의 슈도자기저항(~100%)[24], 합쳐지는 디랙 콘 시스템의 VPMR(~10,000%)[13]을 크게 초과합니다.
L=207 nm, v_t=0.02 v_f에서 페르미 에너지와 전기 장벽에 따른 전도도 G_P,AP (a, c)와 VPMR (b, d). 나머지 파라미터: a, c는 U=-10 meV, b, d는 E=80 meV (컬러 온라인)
결론
결론적으로 그래핀 기반 전자를 위한 밸리 전계효과 트랜지스터 유형을 제안하고 이를 통한 밸리 슈도자기저항을 연구했습니다. 밸리 슈도자기저항의 진동 특성이 호핑 에너지 수정과 페르미 에너지뿐만 아니라 유효 장벽 전위로도 크게 조절 가능함을 보였습니다. 외부 바이어스 전압으로 조절되는 밸리 슈도자기저항은 밸리 전계효과 트랜지스터 소자에 이롭으며, 여기서 제안된 전기 제어 밸리 양자 소자가 양자 및 양자-고전 하이브리드 컴퓨터에서 역할을 할 것으로 기대됩니다.
추가 연구로는 본 제안된 그래핀 기반 밸리 전계효과 트랜지스터에서 다른 변형(단축 vs. 쌍축) 조절 밸리 산란과 전자 수송을 포함할 수 있습니다. 변형은 케쿨레 패턴에서 간격산 산란 정도를 제어하는 데 유용하기 때문입니다[25]. 또한 MoS₂, WS₂, WSe₂ 등 다른 2차원 물질의 그래핀 유사체도 Y-자형 케쿨레 격자 왜곡을 가진 2차원 물질 기반 밸리 전계효과 트랜지스터에 흥미로운 플랫폼을 제공할 수 있습니다.