Opamps 히스테리시스:최고의 가이드

기술 세계의 많은 기본 개념은 그 의미가 얼마나 기만적일 수 있기 때문에 다루기 어렵습니다. 불행히도 히스테리시스는 이러한 기본 개념 중 하나입니다.

포기하고 싶을 정도로 복잡하고 오랫동안 개념을 찾기 위해 시도했을 수도 있습니다. 하지만 걱정하지 마세요. 해결책이 있습니다!

운 좋게도 우리는 opamp Hysteresis의 개념을 간단하면서도 포괄적인 가이드로 분해하기 위해 이 기사를 작성했습니다.

준비 되었나요? 그럼 시작하겠습니다!

Opamp의 히스테리시스란 무엇입니까?

Opamp 다이어그램

opamp 히스테리시스라는 주제는 히스테리시스라는 단어를 정의하면 이해되기 시작할 것입니다. 간단히 말해서 히스테리시스는 이전 상태에서 뒤처지거나 뒤처지거나 변화에 저항하는 것을 의미합니다. 또한 엔지니어링에서 히스테리시스는 비대칭 작업을 설명합니다. 간단히 말해서 A에서 B로의 경로는 B에서 A로의 경로가 다릅니다.

또한 자기, 비소성 변형 및 opamp와 같은 전자 회로(비교기로 작동) 영역에서 히스테리시스를 찾을 수 있습니다.

동적 전용 래치 비교기

더 자세히 설명하기 위해 opamp의 히스테리시스가 의미하는 바를 파악하는 데 도움이 되는 간단한 예를 살펴보겠습니다.

12볼트 릴레이를 가변 전원 공급 장치에 연결하고 입력 공급 전압을 0 – 12에서 천천히 증가시키면 11볼트 부근에서 릴레이가 활성화됨을 알 수 있습니다.

따라서 일반적으로 이 전압을 줄이면 릴레이가 꺼집니다. 하지만 그렇지 않습니다. 릴레이는 전압이 9볼트 아래로 내려가면 꺼집니다.

릴레이의 활성화 임계값과 비활성화 임계값 간의 차이를 전압 지연이라고 하며 이 전압 지연을 히스테리시스라고 합니다.

이제 히스테리시스는 단일 BJT 회로와 같은 전자 회로에 부정적인 영향을 미칠 수 있으며 코스에서 고정 임계값 레벨을 유지하는 것을 방지합니다. 따라서 대부분의 경우 히스테리시스 레벨은 회로의 임계값에 대한 제어를 유지하기 위해 가능한 작은 레벨로 감소됩니다.

대조적으로 opamp 회로는 특정 작업을 처리할 때 히스테리시스 효과를 피하는 데 효과적입니다. 대부분의 opamp 배터리 충전기 회로에서 히스테리시스가 없다는 것은 상당한 단점이 됩니다.

따라서 이와 같은 상황에서는 opamp 출력과 입력 핀 중 하나에 피드백 저항을 설치하여 회로에 추가 히스테리시스를 강제 적용할 수 있습니다.

따라서 opamp 회로에 히스테리시스 효과를 포함하는 데 도움이 됩니다.

반면, 대부분의 비교기는 히스테리시스가 내장되어 있으며 이러한 비교기는 일반적으로 5mV ~ 10mV 사이의 값을 갖습니다. 또한 이러한 아날로그 비교기의 내부 히스테리시스는 최소한의 기생 피드백으로 인한 진동을 방지하는 데 도움이 됩니다.

그러나 더 큰 진폭의 외부 노이즈는 자체 발진을 중지하기에 충분하더라도 이러한 비교기의 내부 히스테리시스를 차단할 수 있습니다. 이와 같은 상황에서는 단순히 외부 히스테리시스를 포함하면 문제가 해결됩니다.

작동 원리

일부 회로에서는 히스테리시스가 필요하지 않지만 트랜지스터가 있는 회로에서 스위칭을 제어하는 ​​데 도움이 되므로 아날로그 회로에서는 여전히 유용합니다. 따라서 비교기 회로에서 히스테리시스를 사용하여 출력 파형의 듀티 사이클을 설정할 수 있습니다.

참고:Opamp와 비교기는 이러한 회로에서 두 개의 필수적이고 동등한 구성 요소입니다. 더 중요한 것은 opamp가 비교기로 작동할 수 있지만 모든 비교기가 앰프 <엠>.

이러한 이유로 히스테리시스는 두 회로 모두에 중요하기 때문에 두 용어는 서로 바꿔서 사용할 수 있습니다. 또한 이러한 회로의 작동 방식을 이해하면 고급 과정에서 히스테리시스가 작동하는 방식을 이해하는 데 큰 도움이 됩니다.

이제 두 개의 표준 집적 회로를 연산 증폭기 및 비교기와 비교하면 일부 회로에서 히스테리시스가 작동하는 방식과 이를 사용하여 이러한 회로의 스위칭 동작을 원하는 대로 수정하는 방법을 더 쉽게 이해할 수 있습니다.

두 구성 요소가 있는 IC 비교

위의 다이어그램에서 얻을 수 있는 첫인상은 두 구성 요소가 얼마나 유사한지 입니다. 그러나 비교기는 접지된 이미 터인 반면 opamp는 그렇지 않은 것과 같은 차이점이 있습니다. 이러한 이유로 비교기의 출력은 채도에 적합합니다. 반면에 연산 증폭기의 생산은 선형 연산에서 더 잘 작동합니다.

집적 회로

비교기의 히스테리시스

간단한 비교기 회로의 히스테리시스는 안정적인 스위칭 동작을 생성합니다. 포지티브 피드백 저항을 추가하면 입력 신호가 증가하거나 감소할 때마다 스위칭 임계값을 설정하는 과정에서 히스테리시스가 생성됩니다.

여기 까다로운 부분이 있습니다.

입력 신호의 스퓨리어스 노이즈는 전체 프로세스에 영향을 줄 수 있습니다. 따라서 입력 신호가 증가함에 따라 다중 전환이 발생합니다. 따라서 비교기 회로에 히스테리시스를 추가하면 노이즈로 인한 잘못된 스위칭을 방지할 수 있습니다.

연산 증폭기의 히스테리시스

opamp의 히스테리시스는 양의 피드백이 비교기(음의 전압이 아님)에서 히스테리시스 전압을 생성하는 방식과 유사합니다. 따라서 이를 통해 opamp가 슈미트 트리거 회로를 형성할 수 있습니다.

여기에서 흥미로운 점을 찾을 수 있습니다.

연산 증폭기를 폐쇄 루프 회로로 포화 상태(히스테리시스 포함)로 구동하면 출력이 포화되어 비교기에서 얻을 수 있는 것과 동일한 결과를 얻을 수 있습니다. 반전 입력 및 비 반전 입력에 대해 작동합니다.

히스테리시스가 없는 비교기

히스테리시스가 없는 비교기

출처:Pxhere

다음은 히스테리시스가 없는 표준 비교기 회로입니다. 이 회로의 경우 전압 분배기 네트워크 Rx 및 Ry는 코스에서 사용하는 최소 임계 전압을 생성합니다. 따라서 비교기는 입력 전압 범위(Vin)를 고정 임계 전압(Vth)과 비교하여 전압 간의 관계를 찾습니다.

이제 입력 공급 전압(비교하려는)을 회로의 반전 입력에 연결하면 극성이 반전된 출력이 생성됩니다.

따라서 입력 바이어스 전류의 전압 차이가 임계값보다 클 때마다 출력은 음의 전원에 더 가깝게 이동합니다. 마찬가지로 포인트가 입력 기준 전압보다 높으면 비교기 출력이 양의 전원 레일에 더 가깝게 이동합니다.

이 기술에는 신호가 설정된 임계값을 초과하는지 여부를 결정하는 것과 같은 이점이 있지만 한 가지 문제가 있습니다. 입력 신호의 노이즈는 고정점 위와 아래 모두에서 여러 전환을 생성하여 변동하는 결과를 유발할 수 있습니다.

히스테리시스가 없는 비교기의 출력

위의 다이어그램에서 다중 전환을 볼 수 있습니다. 입력 신호를 온도 매개변수로 상상하고 출력이 사물을 더 투명하게 만드는 중요한 온도 애플리케이션이라고 상상해 보십시오. 이제 일관되지 않은 출력 신호가 원하는 결과를 제공하지 못할 수 있습니다.

또는 모터나 밸브를 실행하기 위해 비교기의 출력이 필요하다고 상상해 보십시오. 변동하는 신호는 임계 임계값 상황에서 밸브를 여러 번 켜고 끕니다.

운 좋게도 이것은 임계값을 전환할 때 흔들리는 신호를 완전히 상쇄하고 일종의 노이즈 내성을 제공하기 때문에 히스테리시스가 해결하는 문제입니다.

히스테리시스가 있는 비교기

히스테리시스가 있는 비교기 회로

이제 히스테리시스가 있는 비교기 회로의 다이어그램이 있습니다. 여기에서 저항 RH는 히스테리시스의 임계값 레벨에 초점을 맞춥니다. 따라서 출력 전압이 로직 하이(5V)가 될 때마다 RH는 Rx와 병렬입니다. 따라서 추가 직류가 Ry에 흐르도록 허용하고 임계값(VH) 제한을 2.7v로 증가시킵니다. 또한 입력 전류가 임계 전압(2.7v)보다 높지 않으면 출력 응답이 로직 로우로 변경되지 않습니다.

그러나 출력이 로직 로우일 때 Rh는 Ry와 병렬이 됩니다. 따라서, Ry에 흐르는 전류를 감소시키고 문턱 전압 t0 2.3v를 떨어뜨린다. 이제 로직 하이(5V)로 돌아가려면 입력 신호가 2.3v보다 낮아야 합니다.

히스테리시스 비교기의 설계

따라서 히스테리시스 비교기의 설계를 분석하기 위해 회로도, 구성 요소 및 설계를 살펴보겠습니다.

도식

아래 도표를 보십시오:

히스테리시스 비교기 회로도

필수 전자 부품

• (1) 인쇄 회로 기판(PCB)
• 비교기(여기에서는 모든 비교기를 사용할 수 있습니다. 예를 들어 저전력 애플리케이션에 TLV3201을 사용했습니다. 이 비교기는 대기 전류가 낮음)
• 표준 금속막 저항기(0.1%)

디자인 요구사항

• +5v 공급 전압
• 0v ~ 5v 입력

히스테리시스 비교기 설계

히스테리시스 비교기 설계 공식

설계의 경우 방정식 (1) 및 (2)를 사용하여 히스테리시스 임계값 전압(즉, VH 및 VL)을 생성하기 위한 저항 값을 선택할 수 있습니다. 또한 단일 값으로 RX를 선택해야 합니다.

우리는 RX가 100k 등급을 가질 것이라고 결정했습니다. RX가 전류 소모를 최소화하도록 작동하도록 이 등급을 선택했습니다. 반면에 Rh는 576k 값으로 구현했습니다. 따라서 부록 A에서 식 (1)과 (2)를 확인했습니다. Rh/Rx =VL/VH – VL.

마지막 단어

비교기는 두 신호 레벨을 구별할 때 유용합니다. 예를 들어, 비교기를 사용하여 정상 조건과 과열 조건을 구별할 수 있습니다.

또한 비교를 위한 임계값에서 노이즈 또는 신호의 변화로 인해 다중 전환이 발생합니다. 따라서 비교기 회로에서 히스테리시스의 장점은 수많은 천이 문제를 해결하기 위해 낮은 지점과 높은 지점을 고정한다는 것입니다.

이상으로 이 글을 마치겠습니다. 질문이 있으시면 언제든지 저희에게 연락하십시오.