기술 세계의 많은 기초 개념은 그 의미가 기만적이라 다루기 어렵습니다. 안타깝게도 히스테리시스(Hysteresis)도 그런 기초 개념 중 하나입니다.
개념을 검색해보다 포기하거나, 너무 복잡하고 길어 포기하고 싶어지는 내용을 만났을 겁니다. 하지만 걱정 마세요, 해결책이 있습니다!
이 글에서는 오팜프 히스테리시스 개념을 단순하면서도 포괄적인 가이드로 풀어드립니다.
준비되셨나요? 시작해 봅시다!
오팜프에서 히스테리시스란?
오팜프 다이어그램
히스테리시스라는 단어를 정의하면 오팜프 히스테리시스 주제가 이해되기 시작합니다. 간단히 말해 히스테리시스는 '뒤처지다', '따라가다', '이전 상태 변화에 저항하다'를 의미합니다. 공학적으로는 비대칭 동작, 즉 A에서 B로 가는 경로와 B에서 A로 오는 경로가 다름을 뜻합니다.
자기장, 비소성 변형, 그리고 물론 오팜프(비교기로 작동) 같은 전자 회로에서도 히스테리시스를 찾아볼 수 있습니다.
다이내믹 데디케이티드 래치드 비교기
더 자세히 풀어보기 위해 간단한 예로 오팜프 히스테리시스 의미를 짚어보겠습니다.
12V 릴레이를 가변 전원에 연결하고 입력 전압을 0~12V로 천천히 올리면 약 11V에서 릴레이가 작동합니다.
보통 이 전압을 낮추면 릴레이가 꺼져야 합니다. 하지만 그렇지 않습니다. 전압이 9V 훨씬 아래로 내려가야만 릴레이가 꺼집니다.
릴레이 활성화 임계값과 비활성화 임계값의 차이가 전압 랙(Voltage Lag)이며, 이 전압 랙을 히스테리시스라고 부릅니다.
히스테리시스는 단일 BJT 회로 같은 전자 회로에 악영향을 줄 수 있고, 회로 임계값을 고정하기 어렵게 만듭니다. 그래서 히스테리시스 레벨을 가능한 최소로 줄여 임계값 제어를 유지하려 합니다.
반면 오팜프 회로는 특정 연산 시 히스테리시스 효과 회피에 효과적입니다. 하지만 대부분 오팜프 배터리 충전 회로에서 히스테리시스 부재는 큰 단점이 됩니다.
이런 상황에선 피드백 저항을 오팜프 출력과 입력 핀 중 하나에 걸어 히스테리시스를 강제로 회로에 추가합니다.
따라서 오팜프 회로에 히스테리시스 효과를 포함시키는 데 도움이 됩니다.
반면 대부분 비교기에는 내장 히스테리시스가 있으며, 보통 5mV~10mV 값입니다. 이 아날로그 비교기 내부 히스테리시스는 최소 기생 피드백으로 인한 자가 발진 방지에 도움됩니다.
하지만 더 큰 진폭의 외부 노이즈는 비교기 내부 히스테리시스를 차단할 수 있습니다. 자가 발진 방지엔 충분하지만 외부 노이즈엔 취약합니다. 이런 상황에선 외부 히스테리시스 추가가 문제 해결책입니다.
동작 원리
히스테리시스가 일부 회로에선 원치 않더라도, 트랜지스터가 있는 회로에서 스위칭 제어에 도움이 되어 아날로그 회로에선 여전히 가치가 있습니다. 따라서 비교기 회로에서 히스테리시스를 사용해 출력 파형 듀티 사이클 설정 가능.
참고: 오팜프와 비교기는 이 회로에서 두 필수 동등 구성 요소. 더 중요하게, 오팜프는 비교기로 작동 가능하지만 모든 비교기가 증폭기로 작동하진 않음.
이 이유로 두 용어는 히스테리시스가 둘 다 중요하므로 상호 교환 가능. 이 회로들 작동 방식을 이해하면 고급 과정에서 히스테리시스 작동 이해에 큰 도움.
오팜프와 비교기, 두 표준 집적 회로 비교로 히스테리시스가 일부 회로에서 어떻게 작동하는지, 이 회로들 스위칭 동작을 원하는 대로 수정하는 데 어떻게 쓰는지 이해하기 쉬워집니다.
두 구성 요소를 가진 IC 비교
위 다이어그램에서 두 구성 요소가 얼마나 유사한지 첫인상으로 알 수 있습니다. 하지만 비교기는 접지 이미터인 반면 오팜프는 아니라는 차이 존재. 이 때문에 비교기 출력이 포화에 유리. 반면 오팜프 출력은 선형 연산에 유리.
집적 회로
비교기 내 히스테리시스
단순 비교기 회로에서 히스테리시스는 안정된 스위칭 동작 생성 담당. 양성 피드백 저항 추가 시 회로에 히스테리시스 생성 → 입력 신호 증가/감소 시 스위칭 임계값 설정.
여기 까다로운 부분.
입력 신호의 스퓨리어스 노이즈(Spurious Noise)가 전체 과정 영향. 입력 신호 증가 시 다중 전이(Multiple Transitions) 발생. 따라서 비교기 회로에 히스테리시스 추가로 노이즈로 인한 오동작 스위칭 방지.
오퍼레이셔널 앰프 내 히스테리시스
오팜프 내 히스테리시스는 양성 피드백이 비교기에서 히스테리시스 전압 생성하는 방식과 유사(음전압 아님). 이로써 오팜프가 슈미트 트리거 회로 형성 가능.
여기서 흥미로워집니다.
히스테리시스를 가진 오퍼레이셔널 앰프를 폐루프 회로로 포화 구동하면(히스테리시스 포함), 출력이 포화되어 비교기에서 얻을 결과와 동일. 반전 입력과 비반전 입력 모두 작동.
히스테리시스 없는 비교기
히스테리시스 없는 비교기
출처: Pxhere
표준 히스테리시스 없는 비교기 회로. 전압 분배 네트워크 Rx, Ry가 회로에서 사용하는 최소 임계 전압 생성. 비교기는 입력 전압 범위(Vin)를 고정 임계 전압(Vth)과 비교해 전압 관계 판단.
비교할 입력 피드 전압(Vin)을 회로 반전 입력에 연결하면 극성 반전된 출력 얻음.
따라서 입력 바이어스 전류 전압 차이가 임계값보다 크면 출력이 음전원 쪽으로 이동. 기준 전압보다 점이 높으면 비교기 출력이 양전원 레일 쪽으로 이동.
이 기법엔 장점(신호가 설정 임계값 위인지 판단 가능) 있지만 문제 하나: 입력 신호 노이즈가 고정점 위아래로 다중 전이 생성 → 변동 결과 초래.
히스테리시스 없는 비교기 출력
위 다이어그램에서 다중 전이 확인 가능. 입력 신호를 온도 파라미터, 출력을 임계 온도 애플리케이션이라 상상해 보세요. 일관되지 않은 출력 신호가 원하는 결과 못 줄 수 있음.
또는 비교기 출력으로 모터/밸브 구동 필요 상황 상상. 변동 신호가 임계 상황에서 밸브를 여러 번 온/오프 시킴.
다행히 히스테리시스가 이 문제 해결: 스위칭 임계값에서 흔들리는 신호 완전히 상쇄 → 일종의 노이즈 면역 제공.
히스테리시스 있는 비교기
히스테리시스 있는 비교기 회로
히스테리시스 있는 비교기 회로 다이어그램. 저항 RH가 히스테리시스 임계값 레벨 담당. 출력 전압이 로직 하이(5V) 되면 RH가 Rx와 병렬. 추가 직류가 Ry로 흘러 임계값(VH) 한계 2.7V로 상승. 입력이 임계 전압(2.7V)보다 높지 않으면 출력 응답이 로직 로우로 안 바뀜.
하지만 출력이 로직 로우면 Rh가 Ry와 병렬. Ry로 흐르는 전류 감소 → 임계 전압 2.3V로 하락. 다시 로직 하이(5V) 가려면 입력 신호가 2.3V보다 낮아야 함.
히스테리시스 비교기 설계
히스테리시스 비교기 설계를 회로도, 부품, 설계로 나누어 분석.
회로도
아래 다이어그램 참조:
히스테리시스 비교기 회로도
필요 전자 부품
(1) 인쇄 회로 기판 (PCB)
비교기 (예: 저전력 애플리케이션용 TLV3201. 낮은 퀴센트 전류)
표준 금속 피막 저항 (0.1%)
설계 요구사항
+5V 공급 전압
0V~5V 입력
히스테리시스 비교기 설계
히스테리시스 비교기 설계 공식
설계에 식 (1), (2) 사용하여 히스테리시스 임계 전압(VH, VL) 생성용 저항 값 선택. 단일 값 RX 선택 필요.
RX를 100kΩ로 결정. 전류 소모 최소화 위해 이 정격 선택. RH는 576kΩ로 구현. 부록 A: Rh/Rx = VL/(VH - VL) 식 (1), (2) 확인 완료.
마무리
비교기는 두 신호 레벨 구분에 도움. 예: 정상/과온 상태 구분용 비교기 사용 가능.
임계값에서의 노이즈나 신호 변동은 다중 전이 초래. 비교기 회로에서 히스테리시스 장점: 하한/상한점 고정으로 다중 전이 문제 해결.