수조 개의 트랜지스터로 나노미터 도약

IBM Research 과학자 Qing Cao, 탄소 나노튜브 연결 방법 개발

과학자와 엔지니어는 타임스퀘어에서 "무어의 법칙의 종말이 다가왔다"고 선언하는 물막이 판자를 착용할 필요가 없습니다. 그들은 실리콘 기반 컴퓨터 칩이 곧 속도 향상을 멈추고 크기가 줄어들 것이라는 것을 알고 있습니다. 그 과학자 중 한 명인 IBM의 Qing Cao는 탄소 나노튜브(실리콘보다 훨씬 작은 규모에서 전기 신호를 더 잘 전도할 수 있는 롤업 탄소 시트)에서 alt-실리콘의 답을 찾았을 수 있습니다.

MIT Technology Review에서 35세 미만의 개척자로 인정받은 Cao 올해 CNT를 함께 정렬한 다음 이를 작은 금속 커넥터 와이어에 융합하는 방법을 찾았습니다. 이것은 그들이 오늘날의 실리콘 칩 크기로 확장될 수 있고 결국 미래의 컴퓨터에서 대체할 수 있음을 의미합니다. Cao는 이번 주 TR에서 나노튜브를 어레이로 정렬한 다음 금속 원자를 원자 4개 너비의 나노튜브 끝에 용접하는 방법을 설명했습니다. 의 EmTech(매사추세츠주 캠브리지 소재) 나는 Cao의 이야기를 살짝 엿보기 위해 그를 따라갔습니다.*

*업데이트, 10/21/16:MIT Technology Review에서 Qing Cao의 EmTech 프레젠테이션 보기

청조 , IBM Research(사진 제공:MIT Technology Review)

실리콘의 한계는 무엇이며 CNT는 그 한계를 어떻게 뛰어넘나요?

청조: 실리콘 칩은 이미 22nm에서 수십억 개의 트랜지스터를 보유하고 있습니다. 이것이 오늘날 서버에 있는 칩의 종류입니다. 그리고 우리는 7nm가 가능하다는 것을 보여주었습니다. 그러나 실리콘의 능력은 양자 역학의 벽에 부딪히면서 약 5~6nm에서 끝납니다. 그러나 탄소 나노튜브는 본질적으로 작은 크기(약 1nm 또는 단지 4개의 원자 너비)를 사용하여 5nm 노드 또는 그 이상에 도달할 수 있습니다. 이 규모에서 CNT 트랜지스터는 실리콘에 비해 2배 빠른 속도로 작동하면서 전력은 절반 이하로 소비할 수 있습니다.

왜 우리는 아직 CNT 칩을 만들 수 없었나요?

청조 , IBM Research(사진 제공:MIT Technology Review)

품질 관리: 더 작은 장치로 이동할 때 커넥터도 동시에 축소되어야 합니다. 그러나 금속 커넥터 크기를 10nm 이하로 줄이면 저항이 급격히 증가하여 장치 성능이 저하됩니다. Thomas J Watson Research Center의 우리 팀과 나는 강한 화학 결합을 통해 CNT의 끝을 몰리브덴 와이어에 연결하는 방법을 개발했으며 이 경우 커넥터 치수의 감소가 손상되지 않음을 확인했습니다. 금속 커넥터의 크기가 폭이 원자 40개 이하로 줄어들더라도 장치 성능이 저하됩니다.

커넥터 문제를 해결한 후에도 CNT 칩을 만들기 위해서는 여전히 CNT 웨이퍼가 필요합니다. 우리 팀은 웨이퍼에 나란히 정렬된 어레이로 나노튜브를 자가 조립하는 방법을 개발했습니다. CNT 어레이를 웨이퍼에 조립한 다음 저항 손실을 최소화하면서 작은 금속 와이어로 연결할 수 있다는 것은 실리콘보다 빠른 속도로 더 작은 칩을 의미하며 무어의 법칙이 계속됩니다.

이 칩이 언제 우리 컴퓨터와 기기에 들어갈 것 같나요?

품질 관리: 나는 그러한 나노튜브 장치가 향후 10-15년 내에 제품에 등장할 것이며 적어도 향후 20년 동안 무어의 법칙을 유지하는 데 도움이 될 것이라고 생각합니다. 결국 우리는 1조 개의 트랜지스터를 프로세서에 포장하려고 합니다(이는 은하수에 있는 별의 수보다 많습니다!)