c면 GaN에 증착된 AlN 원자층의 계면 및 전기적 특성에 대한 두께 의존성

결과 및 토론

그림 1a–c는 AlN 층 주변의 단면 주사 투과 전자 현미경(STEM) 이미지를 보여줍니다. AlN 층의 추정된 두께는 엘립소미터의 값과 유사했습니다. 전형적인 반대수 전류 밀도-전압(J –V ) 곡선은 그림 2a에 나와 있습니다. AlN이 없는 샘플(즉, 기준 샘플)과 비교하여, 0.7nm 두께의 AlN이 있는 샘플에서 전류 값이 증가하고 1.5-및 7.4nm 두께의 AlN이 있는 샘플에서 전류 값이 감소했습니다. 열이온 방출(TE) 모델[24]을 사용하여 쇼트키 다이오드의 순방향 바이어스 전류 전송을 분석하여 장벽 높이와 이상 계수를 모두 얻었습니다. 장벽 높이는 0-, 0.7-, 1.4-, 1.4-7의 샘플에 대해 0.77(± 0.03), 0.61(±0.01), 0.83(± 0.05), 1.00(±0.08) eV로 계산되었습니다. 각각 두꺼운 AlN. 0-, 0.7-, 1.5-nm 및 7.4 두께의 샘플에 대해 이상 계수는 1.63(± 0.18), 4.19(±0.16), 1.83(± 0.33), 1.57(± 0.03)인 것으로 나타났습니다. 각각 AlN. 0.7nm 두께의 AlN을 사용하면 장벽 높이가 감소하고 이상 계수가 증가했습니다. AlN 층이 두꺼울수록 이상 계수는 비슷했지만 기준 샘플과 비교하여 장벽 높이가 증가했습니다. 그림 2c에서 AlN 두께가 증가함에 따라 장벽 높이가 먼저 감소한 다음 두꺼운 AlN 층에 의해 유도된 터널링 저항으로 인해 증가함을 알 수 있습니다. 이것은 약 0.7 nm가 AlN 두께 측면에서 장벽 높이의 전환점임을 나타냅니다.

a가 있는 단면 주사 투과 전자 현미경(STEM) 이미지 0.7-, b 1.5- 및 c 7.4nm 두께의 AlN. d , e 에너지 분산 X선 분광법(EDS) 라인 스캔에서 얻은 원자 퍼센트 대 깊이 프로파일은 각각 두께가 0nm 및 7.4nm인 AlN이 있는 샘플에 대해

아 일반적인 반대수 전류-전압(I –V ) 특성. ㄴ 장벽 높이 대 이상 요인 도표. ㄷ AlN 두께에 따른 장벽 높이 및 이상 요인

그림 3은 C를 보여줍니다. –V 다양한 주파수에서 측정된 곡선. AlN 두께가 0 및 0.7 nm일 때 정전용량 값의 반전이 10kHz 미만에서 관찰되었습니다. 반전 대신에, 낮은 소수 캐리어(정공) 생성 속도로 인해 GaN과 같은 넓은 밴드갭 물질에 대해 깊은 공핍이 일반적으로 관찰됩니다[25, 26]. 도 3c, d에 도시된 바와 같이, 이러한 반전은 더 두꺼운 AlN 층에서 관찰되지 않았다. 여기서 Au/GaN 접합에서는 저주파에서 반전이 관찰되지 않는다는 점에 유의해야 합니다. DLTS(Deep Level Transient Spectroscopy)를 사용하여 Auret et al. Pt/n-GaN 쇼트키 접합에서 관찰된 전자빔 유도 결함[27]. 여기에서 우리는 에너지 분산 X-선 분광법(EDS) 측정을 수행했으며 0 및 7.4nm 두께의 AlN이 있는 샘플에 대한 깊이 프로파일이 각각 그림 1d, e에 나와 있습니다. 도 1d에서 Pt 원자가 GaN 층으로 확산되는 반면, Pt 원자가 GaN 층으로 확산되는 것은 AlN 층으로 인해 효과적으로 억제되었음을 알 수 있다. 따라서 GaN 표면 근처의 Pt 증착 유도 결함이 저주파에서 반전 정전용량을 생성하고 이러한 결함의 형성이 비교적 두꺼운 AlN 층(> 1.5 nm)으로 억제되었음을 제안할 수 있습니다.

커패시턴스-전압(C –V ) a가 있는 샘플에 대해 다양한 주파수에서 측정된 데이터 0-, b 0.7-, c 1.5- 및 d 7.4nm 두께의 AlN

7.4 두께의 AlN을 가진 샘플을 제외하고 다른 모든 샘플은 C –V 갭의 깊은 트랩 분포, 직렬 저항 및 인터페이스 상태와 관련된 바이어스 전압 증가에 따른 곡선 [28, 29]. 축적 영역의 주파수 분산은 계면에서 불균일한 층의 형성과 관련이 있습니다. 이러한 층의 커패시턴스는 산화물 커패시턴스와 직렬로 작용하여 축적의 분산을 유발합니다[30]. 공핍의 분산은 적용된 주파수에 응답하는 계면 상태의 존재로 인한 것입니다. 인터페이스 상태의 시간 상수가 작은 신호의 주파수와 비슷하면 인터페이스 상태가 전체 커패시턴스에 기여하여 임계값 커패시턴스가 주파수가 감소함에 따라 증가합니다[31].

그림 4는 컨덕턴스-전압(G /ω –V ) 다양한 주파수에서 측정된 곡선. 충분히 높은 순방향 및 역방향 바이어스에서 활성화된 결함은 낮은 주파수에서 인접 인터페이스 상태와 더 효과적으로 통신할 수 있으므로 컨덕턴스가 증가합니다. 대략 - 1과 0V의 범위에서 모든 샘플은 주파수가 증가함에 따라 전도도의 증가를 보였다. 이 거동은 7.4nm 두께의 AlN이 있는 샘플에서 더욱 두드러졌습니다. 주파수 증가에 따른 전도도의 증가는 공핍 영역에서 재결합 전류를 촉진하는 재결합 중심 및 고주파에서 발생하는 충전 및 방전 전류 또는 도약 전도 과정을 제공하는 계면 상태와 관련이 있습니다[32]. 따라서 결과는 다양한 시간 상수를 갖는 계면 상태가 모든 샘플에 대해 존재하며 이러한 결함의 존재는 7.4nm 두께의 AlN을 갖는 샘플에서 가장 중요함을 나타냅니다.

컨덕턴스-전압(G /ω –V ) a가 있는 샘플에 대해 다양한 주파수에서 측정된 데이터 0-, b 0.7-, c 1.5- 및 d 7.4nm 두께의 AlN

그림 5a와 같이 인터페이스 상태 밀도(D _그것 ) 실험 C–V에 Terman 방법을 적용하여 만들었습니다. 1MHz에서 측정한 곡선 [33]. 획득한 D _그것 대 E _C –이 _t (인터페이스 상태의 위치)는 그림 5b에 나와 있습니다. 여기서는 C–V를 분석하지 않았습니다. 샘플이 누출되었고 정확한 산화물 커패시턴스(C _OX ) 잘 정의되지 않았다. 7.4nm 두께의 AlN을 가진 샘플은 특히 E에서 가장 높은 계면 상태 밀도를 보였습니다. _C –이 _t> 0.4eV. 또한, 평균 계면 및 산화물 트랩 밀도(Q _T ) GaN 밴드갭(E _g )는 C를 분석하여 계산되었습니다. –V 플랫밴드 전압 편이(ΔV)를 사용한 히스테리시스 플롯 _FB ) 방정식 Q를 통해 _T =(C _OX ΔV _FB )/QE _g [34]. 작은 플랫밴드 전압 이동과 작은 히스테리시스 창은 낮은 트랩 밀도를 나타냅니다. 그림 4b의 삽입은 C를 보여줍니다. –V 히스테리시스 플롯. 갇힌 전하 밀도는 4.2 × 10 ⁹ 로 계산되었습니다. , 9.3 × 10 ⁹ 및 3.6 × 10 ¹¹ cm ⁻² eV ⁻¹ 각각 0, 1.5 및 7.4nm 두께의 AlN이 있는 샘플의 경우. 히스테리시스는 AlN/GaN의 인터페이스 트랩과 AlN 레이어의 경계(또는 벌크) 트랩에서 발생할 수 있습니다. Terman 방법과 마찬가지로 7.4nm 두께의 AlN 층이 가장 높은 계면과 산화물 트랩 밀도를 나타냈다. 따라서 이 샘플에서 AlN 레이어의 경계 트랩과 인터페이스 트랩이 C –V 플롯.

아 실험 커패시턴스-전압 비교(C –V ) 1MHz 및 이상적인 C–V에서 측정된 데이터 데이터 및 b 인터페이스 상태 밀도(D _그것 ) 0, 1.5, 7.4nm 두께의 AlN 층이 있는 샘플에 대해 Terman 방법을 적용하여 결정된 분포. b의 삽입 C 표시 –V 1MHz에서 측정된 히스테리시스 플롯

AlN/GaN 계면의 화학적 조성은 0.7nm 및 7.4nm 두께의 AlN이 있는 두 샘플에 대해 XPS 측정을 사용하여 조사되었습니다. 여기서, AlN의 두께가 너무 두꺼워서 AlN/InP 경계면 근처에서 정확한 정보를 얻지 못하기 때문에 7.4nm 두께의 AlN으로 샘플에 스퍼터 식각 처리를 수행하였다. Bare GaN도 기준으로 표면 스캔되었습니다. 그림 6a는 7.4nm 두께의 AlN이 있는 샘플에서 얻은 각 요소에 대한 XPS 깊이 프로파일을 보여줍니다. AlN 층으로 Ga 원자의 확산이 명확하게 보였다. 상당히 많은 양의 산소 원자가 AlN 층에 걸쳐 존재하는 것으로 밝혀졌습니다. 그러나 O와 Al 원자는 AlN/GaN 계면 근처에서 잘 관찰되지 않았다. AlN/GaN 계면에 비해 AlN 표면 근처의 더 많은 양의 산소는 산소의 상당 부분이 ALD 증착 공정 자체가 아니라 대기 산화에서 비롯된 것임을 나타냅니다. 그런 다음 하나의 에칭 깊이(남은 AlN의 두께는 약 1.5-2.0nm임)에서 좁은 스캔된 XPS 스펙트럼을 선택하고 다른 샘플의 데이터와 비교했습니다. 그림 6b는 Ga 2p를 보여줍니다. _3/2 코어 레벨 스펙트럼. 베어 GaN과 0.7nm 두께의 AlN이 있는 샘플 모두에서 ~ 1118.0 eV 및 ~ 1119.2 eV의 피크는 GaN 및 Ga₂와 연관됩니다. O₃ , 각각 [35, 36]. 7.4nm 두께의 AlN이 있는 샘플의 ~ 1117.4eV에서 피크는 AlN에 결합된 Ga 때문입니다[37]. 그러나 Ga₂에서 비롯된 것일 가능성을 배제할 수 없습니다. O 피크(~ 1117.3 eV) [38].

아 7.4nm 두께의 AlN으로 샘플에서 얻은 각 요소에 대한 XPS 깊이 프로파일. b의 XPS 코어 수준 스펙트럼 가 3p 3/2, ㄷ O 1s , 및 d 알 2p 0, 1.5 및 7.4nm 두께의 AlN

그림 6c에서 볼 수 있듯이 ~ 530.2 및 ~ 531.9 eV의 피크는 화학 흡착된 O 및 Ga_{2에 기인합니다. O3 , 각각 [39]. 또한 ~ 532.8 eV의 피크는 Al-OH와 관련이 있습니다[40]. 그러나 선택한 깊이에서 7.4nm 두께의 AlN을 가진 샘플에서는 특별한 피크가 관찰되지 않았습니다. 유사하게, 더 깊은 에칭 깊이에서는 피크가 관찰되지 않았다(도시되지 않음). AlN 두께가 얇을 때(0.7 nm), 화학 흡착된 산소 원자는 제거되었지만 Al 원자는 OH와 결합했습니다. AlN 두께가 증가함에 따라 GaN 표면 영역 근처에 매우 적은 양의 산소 원자가 존재하여 청소 효과를 나타냅니다. 그러나 산화물 전하를 제공하면 과잉 성장된 AlN 영역에 많은 양의 산소 원자가 존재했습니다. O 1s Ga 원자의 양이 무시할 수 있는 에칭 깊이(그림 6a의 AlN 표면에서 약 0~3nm)에서 코어 레벨 스펙트럼은 Al과 관련된 ~ 531.8 eV에서 지배적인 피크를 나타내는 것으로 밝혀졌습니다.} O₃ [41]. 이것은 AlN 층의 일부가 Al₂로 구성되어 있음을 의미합니다. O₃ . 도 6d에 도시된 바와 같이, 0.7nm 두께의 AlN을 갖는 샘플에서는 AlN과 관련된 피크가 잘 관찰되지 않는다. 오히려, Al2O_{x와 관련된 ~ 74.1 및 ~ 75.6 eV에서 두 개의 피크가 관찰됩니다.} 및 Al-OH, 각각 [42]. 이러한 Al-O 결합 관련 피크는 AlO_x Al-OH는 결함으로 작용할 수 있습니다. 7.4nm 두께의 AlN이 있는 샘플의 ~ 3.6eV에서 피크는 AlN과 관련이 있습니다[43].

0.7nm 및 7.4nm 두께의 AlN을 가진 샘플에 대한 전류 전달 특성은 온도 종속 전류-전압(I –V –티 ) 측정. 도 7에 도시된 바와 같이, 순방향 및 역방향 바이어스 전류는 0.7nm 두께의 샘플에 대해 유사한 정도로 증가하였다. 그러나 7.4nm 두께의 AlN이 있는 샘플의 경우 역방향 누설 전류는 순방향 전류보다 온도에 더 의존적이었습니다. 역 바이어스에서 더 높은 온도는 깊은 수준에서 AlN 원자가 밴드로 정공 열 방출을 유발할 수 있으며 따라서 전자의 또 다른 공급을 도입할 수 있습니다[44]. 불균일 장벽 모델[24]에 따르면, 온도 의존적 ​​유효 장벽 높이(φ _나 )는 제로 바이어스 평균 장벽 높이(\( {\overline{\varphi}}_B \)) 및 표준 편차(σ)와 관련이 있습니다. ₀ ) \( {\varphi}_B={\overline{\varphi}}_B-q{\sigma_0}^2/2 kT \). σ ₀ 값은 각각 0.7 및 7.4nm 두께의 AlN을 가진 샘플에 대해 0.147 및 0.204V로 얻어졌습니다. 이 값을 사용하여 ln(I ₀ /T ² ) − q ² σ ₀ ² /2카 ² 티 ² 대 1/kT 도 8a에 도시된 바와 같이 얻어졌다. 세로좌표에서의 절편은 A의 Richardson 상수를 생성했습니다. ^** 397.3 및 27.1A cm ⁻² K ⁻² 각각 0.7nm 및 7.4nm 두께의 AlN이 있는 샘플의 경우. 7.4nm 두께의 AlN이 있는 샘플의 값은 26.4A cm ^-2 의 이론적인 값과 유사합니다. K ⁻² n-GaN의 경우 TE 모델과의 장벽 이질성이 전류 전송을 설명할 수 있음을 나타냅니다. 그러나 0.7nm 두께의 AlN을 가진 샘플의 경우 이론값에 비해 값이 너무 높아 장벽의 불균일성을 포함하는 TE 모델도 전류 수송을 설명할 수 없음을 나타냅니다. 그림 8b는 nkT의 값을 보여줍니다. kT의 기능으로 . 기울기가 1.15인 직선은 TE 모델을 사용하여 7.4nm 두께의 AlN을 사용한 샘플의 실험 데이터와 잘 일치합니다. 그러나 0.7nm 두께의 AlN을 가진 샘플의 경우 기울기는 5.11인 것으로 나타났습니다. 이러한 단일성에서 큰 편차는 인터페이스 상태, 절연체 층 및 터널링 전류에서 발생할 수 있습니다.

온도 종속 전류 밀도-전압(J –V ) a가 있는 샘플의 특성 0.7- 및 b 7.4nm 두께의 AlN

아 수정된 Richardson 플롯 및 b nkT 대 kT 실험 데이터에 대한 선형 맞춤이 있는 플롯. b에서 , 기울기가 1인 선(n =1)도 참고 자료로 포함되었습니다.

역 누설 전류 밀도는 [45]에 의해 주어진 Fowler-Nordheim(FN) 터널링 모델을 사용하여 분석되었습니다.

여기서 α =1.54 × 10 ⁻⁶ /나 ^* Φ_B 및 β =6.83 × 10 ⁻⁷ (나 ^* ) ^1/2 (Φ_B ) ^3/2 ; 나 ^* (나 ^* =0.30(AlN[46])은 절연체의 유효 전자 질량이고 Φ_B 터널링 장벽 높이입니다. 그림 9a, b는 바이어스 전압이 각각 - 0.9V 및 - 3V보다 높을 때 0.7nm 및 7.4nm 두께의 AlN을 가진 샘플에서 FN 방출이 관찰되었음을 보여줍니다. 7.4nm 두께의 AlN이 있는 샘플의 더 높은 전압은 더 두꺼운 AlN이 더 높은 터널링 전압을 필요로 한다는 사실 때문입니다. 그림 9의 기울기에서 터널링 장벽 높이가 각 온도에 대해 결정되었으며 그림 9b의 삽입도에 나와 있습니다. 실온에서 0.7nm 및 7.4nm 두께의 AlN을 가진 샘플의 장벽 높이는 각각 약 1.67 및 0.78eV로 계산되었습니다. 이 값은 AlN/GaN 인터페이스에서 보고된 전도대 오프셋 2.58eV보다 낮습니다[47]. AlN/GaN 인터페이스 근처의 열악한 계면 품질은 이러한 낮은 값을 생성할 수 있습니다. 7.4nm 두께의 AlN이 있는 샘플의 낮은 장벽 높이는 AlN/GaN 계면 근처의 높은 계면 및 산화물 트랩 밀도 및 AlN 층의 산소 관련 결함과 관련될 수도 있습니다. 결과적으로 트랩 보조 터널링이 더 쉽게 발생하고 역 누설 전류가 증가했습니다.

ln(J의 Fowler–Nordheim(FN) 터널링 플롯 /이 ² ) 대 1/E a가 있는 샘플의 실험 데이터에 대한 선형 적합 0.7- 및 b 7.4nm 두께의 AlN. b의 삽입 계산된 장벽 높이를 온도의 함수로 나타냅니다.

Poole-Frenkel(PF) 방출 모델은 [48]에 의해 주어진 역 누설 전류에도 적용되었습니다.

와

여기서 ϕ _t 트랩 상태에서 전자 방출 장벽 높이, ε _AlN 고주파에서 게이트 절연체의 비유전율(ε _AlN 4.77 [49]), ε ₀ 는 여유 공간의 유전율이며 C 상수입니다. PF 방출 피팅의 유효성은 선형 계수 m의 온도 의존성을 확인하여 검증되었습니다. (T ) PF 플롯 ln(J /이 ) E의 함수로 ^1/2 [50], 그림 10에 나와 있습니다. m (T ) 이 플롯에 대한 선형 피팅에서 얻은 값(그림 10a의 삽입), ε _AlN 두께가 0.7nm 및 7.4nm인 AlN이 있는 샘플의 경우 각각 64.9 및 959.0인 것으로 나타났습니다. 얻은 값은 이론적인 값인 4.77에 비해 너무 높으며, 이는 PF 방출이 두 샘플에 대한 전류 전송을 올바르게 설명할 수 없음을 나타냅니다. 따라서 역 누설 전류에서 FN 터널링이 더 적절한 전송 메커니즘입니다.

ln(J의 풀-프렌켈(PF) 방출 플롯 /이 ) 대 E ^1/2/ a가 있는 샘플의 실험 데이터에 선형 맞춤 0.7- 및 b 7.4nm 두께의 AlN. a의 삽입 계산된 m 표시 (T ) 값 대 온도

비록 Eq. (1) 온도 의존성이 없으며 얻은 장벽 높이는 온도가 증가함에 따라 감소합니다. 기울기는 각각 0.7 및 7.4nm 두께의 AlN을 갖는 샘플에 대해 - 6.67 meV/K 및 - 1.62 meV/K로 얻어졌습니다. SiO2/4H-SiC 구조에서 FN 터널링이 - .6 meV/K의 기울기로 온도 의존성을 갖는다고 보고되었습니다[51]. Pt 전극에서 방출된 전자는 Fermi-Dirac 분포[52]를 따르므로 터널링에 의한 역 누설 전류도 온도에 따라 증가할 수 있습니다. 이 경우 온도에 따른 증가는 AlN 층이 얇을수록 더 커질 것입니다.

한편, 고전계에서의 전류 전송 메커니즘은 FN 터널링만으로는 설명할 수 없다고 보고되었다[53, 54]. 기판의 산화물 및 페르미 준위의 전하 변화와 SiO₂에서의 전자 에너지 분포도 포함 /SiC 인터페이스 온도, SiO₂의 역 누설 전류 /4H-SiC는 만족스럽게 설명되지 않았다[53]. 계면 전자 트랩에서 트랩된 전자의 열적으로 활성화된 PF 방출이 누설 전류의 증가에 크게 기여한다고 제안되었습니다[54]. 따라서 ALD 공정에서 AlN의 이러한 결함을 줄이는 것은 특히 고온 작동 시 AlN/GaN 기반 장치 성능에 매우 중요합니다.

그림 2c의 장벽 ​​높이 대 AlN 두께의 플롯에서 볼 수 있듯이 Li et al. Y₂가 있는 금속/n-G 접점에서 유사한 동작을 관찰했습니다. O₃ 레이어 [55]. 그들은 장벽 높이의 감소를 불안정한 GeO_{x의 억제로 돌렸습니다.} Ge 표면의 댕글링 본드(dangling bond)의 성장 및 패시베이션. Karpov et al. 삽입된 Si₃ N₄ 층을 Ni/n-GaN 접점에 삽입하고 장벽 높이가 Si₃를 사용하여 0.78에서 0.27–0.30 eV로 감소함을 발견했습니다. N₄ 층. 결과는 Si₃에서 쌍극자 형성으로 설명되었습니다. N₄ /GaN 인터페이스 [56]. 또한 Zheng et al. Al₂ 대 접촉 저항 조사 O₃ Al/n-SiC 구조의 두께는 1.98 nm에서 계면 쌍극자가 형성되기 시작함을 발견했습니다[57]. 이 두께 이상에서 접촉 저항은 쌍극자 효과로 인해 먼저 감소한 다음 터널링 저항 증가로 인해 증가합니다. 도 6의 XPS 데이터에 따르면, 0.7nm 두께의 AlN을 갖는 샘플에 대해 AlN 층의 형성이 불분명하다. 따라서 0.7nm 두께의 AlN으로 장벽 높이를 낮추는 것은 계면 쌍극자의 형성보다 패시베이션 효과 때문일 가능성이 더 큽니다.

ICP(Inductively Coupled Plasma) 식각과 같은 건식 식각 공정은 GaN의 화학적 안정성 때문에 GaN 기반 장치에 널리 사용됩니다[58]. 자외선 강화 습식 화학적 식각이 입증되었음에도 불구하고[59]. 그러나 건식 식각 공정은 GaN 표면에 손상을 일으켜 누설 전류를 증가시키고 정류 거동을 저하시킬 수 있습니다. 반응성 이온 에칭(RIE) 후 열처리 및 KOH 용액을 사용한 에칭 후 처리는 GaN의 표면 손상을 효과적으로 제거하는 것으로 밝혀졌습니다[60]. 지금까지의 결과를 고려할 때 식각된 GaN 표면의 손상을 줄이기 위해 AlN 증착(1nm 이상)을 적용할 수 있으며, 이는 계면 품질과 정류 특성을 더욱 향상시킬 것으로 기대됩니다.