원자층 증착(ALD) AlN 두께가 Pt/AlN/n-GaN MIS 다이오드 계면 및 전기적 특성에 미치는 영향을 조사했습니다. 7.4nm AlN 층이 가장 높은 계면 및 산화물 트랩 밀도를 보인 반면, 0.7nm 박막은 주요 Al-O 결합을 보이고 XPS에서 명확한 AlN 피크가 없었습니다. AlN 층 전체에 걸친 산소 존재가 특히 두꺼운 막에서 계면 상태 축적에 기여했습니다. 열전자 방출(TE) 분석이 7.4nm 소자 순방향 바이어스 거동을 설명했으나, 0.7nm 시료는 다른 수송 모델이 필요했습니다. 두 두께 모두 역방향 누설이 풀-프렌켈(PF) 방출이 아닌 파울러-노르드하임(FN) 터널링으로 가장 잘 설명되어 이들 구조에서 장벽 불균일성과 결함 보조 터널링의 역할을 강조합니다.
III-질화물 반도체는 넓은 밴드갭, 높은 전자 포화 속도, 견고한 항복 필드로 발광 다이오드, 레이저 다이오드, UV 검출기 같은 광전자 소자와 고전력 전자 소자(HEMT, 전력 스위치)에 핵심적입니다. 낮은 밀도, 고품질 금속/반도체 계면 달성은 페르미 준위를 고정하고 장벽 변조를 방해하는 전자 트랩 최소화에 필수적입니다. 6.2eV 밴드갭, 높은 열전도율, GaN과 1.1% 격자 부정합을 가진 AlN은 매력적 패시베이션 후보입니다. ~300°C ALD AlN은 CMOS 호환성을 제공하며 균일하고 고-k 유전체 층 성장 가능케 합니다. 그러나 ALD 성장 AlN은 종종 상당한 산소 불순물을 포함해 전기적 성능을 저하시킬 수 있습니다. Al₂O₃, HfO₂ 같은 고-k 산화물이 패시베이션 층으로 사용되었으나 Ga-O 결합 형성으로 깊은 계면 상태 유발 가능. 반면 얇은 AlN 층은 GaN 접촉에서 장벽 높이 조절 가능함이 입증되었으나 두께 의존적 계면 특성 체계적 연구는 드뭅니다. 본 연구는 n-GaN 상에 0.7, 1.5, 7.4nm AlN 박막을 증착하여 계면 화학과 전기적 거동을 평가함으로써 이 격차를 해소합니다.
상용 c-면 벌크 GaN 웨이퍼(300µm, 5×10¹⁴ cm⁻³, 1.5×10⁷ cm⁻² 스레딩 전위 밀도)를 5mm×5mm 칩으로 다이스했습니다. 1:1 HCl:H₂O 세정 후 CN-1 열 ALD 반응기(트리메틸알루미늄 및 NH₃ 전구체)에 350°C로 로드했습니다. ALD 사이클 변화로 AlN 두께 조절, 0.7, 1.5, 7.4nm 막 얻음, FS-1 타원계로 확인. MIS 다이오드는 50nm Pt(500µm 직경) 쇼트키 상부 전극 증착, 100nm Al 후면 접촉으로 형성. 기준 Pt/n-GaN 쇼트키 다이오드도 제작.
온도 의존 I-V(-5V~+5V, 80-400K) HP 4155B 분석기로 핫 척 스테이지에서 측정. 정전용량-전압(C-V) 데이터(0.1-1MHz) HP 4284A LCR 미터로 획득. 단면 STEM 이미지로 층 두께 검증. 에너지 분산형 X-선 분광법(EDS)으로 원소 깊이 프로파일, 단색 Al Kα 소스 XPS로 계면 화학 분석.
STEM 단면으로 AlN 두께가 타원계 값 ±0.2nm 내 확인. 0.7nm 막은 국소 영역에서 불연속적, 7.4nm 층은 균일하고 연속적.
반로그 I-V 곡선(그림 2a)에서 0.7nm 소자가 기준보다 높은 누설, 1.5nm와 7.4nm 소자는 전류 억제. TE 분석으로 장벽 높이: 0.77eV(기준), 0.61eV(0.7nm), 0.83eV(1.5nm), 1.00eV(7.4nm). 이상도 인자도 유사 추세: 1.63(기준), 4.19(0.7nm), 1.83(1.5nm), 1.57(7.4nm). 0.7nm 두께가 장벽 하락과 재결합 증가 전환점.
저주파 C-V(≤10kHz)에서 0과 0.7nm 소자 인버전 나타남, 결함 유도 깊은 공핍 나타냄 - 두꺼운 AlN 층엔 없음. EDS 깊이 프로파일에서 기준 소자 Pt가 GaN으로 확산, AlN ≥1.5nm 시 억제되어 AlN 장벽 역할 확인. 고주파 C-V 히스테리시스(그림 5 삽화) 트랩 밀도: 4.2×10⁹ cm⁻² eV⁻¹(기준), 9.3×10⁹(1.5nm), 3.6×10¹¹(7.4nm). 7.4nm 막이 최대 계면/산화물 트랩 보유.
0.7nm 시료 Al 2p 스펙트럼 74.1, 75.6eV 피크(AlOx, Al-OH)로 불완전 AlN 형성, 주요 Al-O 결합 나타냄. 7.4nm 막은 73.6eV 명확한 AlN 피크, 부 Al₂O₃ 성분(~531.8eV O 1s). Ga 2p₃/₂ 스펙트럼에서 두꺼운 막 1117.4eV 성분(Ga-Al 결합), 얇은 막 1118.0eV(GaN), 1119.2eV(Ga₂O₃) 피크. 7.4nm 시료 AlN/GaN 계면 근처 산소 농도 현저히 낮으나 막 전체에 지속, 산소 관련 결함 상태가 D_it 상승 유발 시사.
온도 의존 J-V 데이터(그림 7)에서 7.4nm 소자 역방향 누설이 순방향 전류보다 가파르게 온도 증가. 수정된 리차드슨 플롯으로 장벽 불균일성 모델링한 TE가 7.4nm 데이터 적합(σ₀=0.204V)하나 0.7nm 부적합(σ₀=0.147V). FN 터널링이 두 소자 지배: 300K에서 장벽 높이 1.67eV(0.7nm), 0.78eV(7.4nm). 두꺼운 막 낮은 장벽은 높은 트랩 밀도와 일치, 트랩 보조 터널링 촉진. 풀-프렌켈 피팅 비물리적 큰 유전율 산출, PF 방출이 주 누설 메커니즘 아님 배제.
AlN ≥1nm가 Pt 확산 효과적 억제, 깊은 레벨 트랩 감소하나 너무 두꺼운 막(>5nm)은 상당한 계면/벌크 트랩 도입해 장벽 낮추고 FN 누설 증가. 1.5nm AlN이 균형: 적당한 장벽 상승, 낮은 트랩 밀도, 허용 가능한 누설. 이 통찰은 GaN 기반 HEMT와 전력 소자 패시베이션 층 최적화, 특히 CMOS 공정 통합 시 정보 제공.
ALD-AlN/n-GaN MIS 다이오드에서 AlN 두께가 계면 품질과 누설을 결정적으로 지배함 입증. 7.4nm 막 최고 계면/산화물 트랩 밀도, 0.7nm 막 Al-O 결합 우세와 견고한 AlN 층 부재. 역방향 누설은 두 두께 모두 FN 터널링 지배, 두꺼운 막이 산소 관련 결함으로 낮은 유효 장벽. AlN 두께 최적화(이상적 1-1.5nm)가 장벽 향상과 트랩 형성 균형 맞춰 고성능 GaN 소자 길 열음.
나노물질
요약 Nb 도핑 SrSnO₃(SSNO) 박막을 다양한 산소 압력과 기판 온도에서 펄스 레이저 증착으로 LaAlO₃(001) 단결정 기판 위에 에피택셜하게 성장시켰습니다. 박막의 결정 구조, 전기적, 광학적 특성을 자세히 조사했습니다. X선 회절 결과 박막의 셀 부피는 에피택셜 특성을 유지하면서 산소 압력 증가에 따라 점차 감소했습니다. X선 광전자 분광 분석으로 SSNO 박막에서 Nb⁵⁺ 산화 상태를 확인했습니다. 홀 효과 측정 결과 0.2 Pa, 780°C 기판 온도에서 제조된 박막이 상온에서 최저 저항률 31.3 mΩ·cm, 홀
요약 제어 가능한 직경과 길이를 가진 주기적으로 정렬된 수직 배열 Si 나노와이어(Si NW)가 성공적으로 제작되었습니다. 이들의 광전도 특성은 개별 나노와이어에서 광전도 원자력 현미경(PCAFM)으로 조사되었습니다. 결과는 Si NW의 광전류가 레이저 강도에 따라 유의미하게 증가함을 보여주며, Si NW가 우수한 광전도성과 광응답 능력을 가짐을 나타냅니다. 이 광향상 전도도는 I-V 곡선 분석으로 확인된 광유도 쇼트키 장벽 변화에 기인할 수 있습니다. 한편, 정전기력 현미경(EFM) 결과는 레이저 조사 하에서 다수의 광생성 전하가
