PEALD 인시츄 SiO₂ 중간층으로 최적화한 HfO₂/Ge 게이트 유전체: 계면, 전기적 특성 및 밴드 정렬 향상

초록

플라즈마 강화 원자층 증착(PEALD)으로 인시츄 형성된 SiO₂를 Ge 기판 위 HfO₂ 게이트 유전체의 중간층으로 도입했다. HfO₂/SiO₂ 고유전율 게이트 유전체 스택의 계면, 전기적 특성, 밴드 정렬을 심층 조사했다. 인시츄 PEALD SiO₂ 증착 중 Ge 표면에 Si-O-Ge 중간층이 형성됨 확인. 이 중간층은 어닐링 중 뛰어난 열적 안정성을 보이며 Hf-실리케이트 형성을 뚜렷이 억제한다. 또한 GeO₂ 열분해도 억제한다. 전기 측정에서 어닐링 시료의 정전용량 등가 두께(CET) 1.53nm, 게이트 바이어스 Vfb+1V에서 누설 전류 밀도 2.1×10⁻³A/cm² 달성. HfO₂/SiO₂/Ge 계면의 전도대(가전자대) 오프셋은 PDA 후 2.24(2.69)eV, PDA 전 2.48(2.45)eV로 나타났다. 인시츄 PEALD SiO₂가 고품질 Ge 기반 트랜지스터 소자 실현을 위한 유망한 계면 제어층임을 시사한다. 또한 PEALD가 MOCVD보다 초박막 계면 제어층 증착에 훨씬 강력한 기술임 입증.

배경

MOSFET 지속적 스케일링으로 Si 기반 MOSFET은 물리·기술적 한계 접근. Ge(게르마늄)와 III-V족 소재가 고성능 로직 소자 채널 물질로 주목받음. 특히 Ge는 정공 이동도가 Si보다 높아 차세대 채널 물질로 유망. 하지만 고유전율 게이트 유전체를 Ge 위에 직접 증착하면 높은 계면 트랩 밀도(Dit)와 원치 않는 계면층 형성이 문제. 고성능 Ge MOSFET 구현을 위해 고품질 고유전율/Ge 계면 달성이 필수적. 이를 위해 SiO₂, Si, GeO₂, Al₂O₃, GeOxNy, 희토류 산화물 등 다양한 계면 제어층 도입 연구돼 옴. 특히 GeO₂/Ge 구조는 우수한 계면 특성으로 Dit <1×10¹¹cm⁻²eV⁻¹ 달성 가능. 그러나 GeO₂는 425℃ 이상 분해되고 물에 용해돼 Ge-MOSCAP에서 용납 못 할 Dit 증가 야기. Kita 등은 GeO₂ 위 캡층으로 분해 억제 가능하나 캡층 물질 선정이 중요하다고 보고(Si, Y₂O₃가 HfO₂보다 효과적). Nakashima 등은 PVD로 초박막 SiO₂/GeO₂ 이중층이 Ge 패시베이션에 유망하며 중갭 근처 Dit 4×10¹¹cm⁻²eV⁻¹ 달성. Li 등은 MOCVD로 Ge 위 SiO₂ 중간층 도입해 HfO₂ 성장 및 후속 어닐링 중 Ge 외확산 효과적 억제. SiO₂가 Ge 기판용 훌륭한 계면 제어층임 입증. 하지만 PVD, MOCVD 대비 PEALD가 초박막에서 훨씬 균일한 패시베이션층 제공 가능. 따라서 인시츄 PEALD SiO₂가 고성능 Ge 트랜지스터용 유망 계면 제어층으로 기대됨.

본 연구에서는 인시츄 PEALD SiO₂를 HfO₂/Ge 스택의 계면층으로 도입하고, n형 Ge 기판 위 ALD HfO₂ 박막의 계면, 전기적 특성, 밴드 정렬을 면밀히 조사했다. PEALD로 SiO₂ 10사이클(~0.7nm)을 250℃에서 계면층으로 증착(TDMAS 전구체, O₂ 플라즈마). 이어 열적 ALD로 HfO₂ ~4nm(40사이클, TEMAH/H₂O) 인시츄 증착. N₂ 분위기 500℃ 60초 급속 열어닐링(PDA) 수행. XPS 분석으로 PEALD SiO₂ 증착 중 Ge 표면에 Si-O-Ge 중간층과 GeO₂층 형성 확인. 이 Si-O-Ge 중간층은 환상적 열적 안정성 보이며 Hf-실리케이트 형성 없이 GeO₂ 분해도 억제. 결과적으로 HfO₂/Si-O-Ge/GeO₂/Ge 스택의 우수한 전기적 특성 달성. MOCVD SiO₂ 중간층 대비 인시츄 PEALD SiO₂가 전기적 특성 크게 개선. PEALD가 MOSFET 제조, 특히 초박막 계면 제어층 증착에서 MOCVD보다 훨씬 강력한 기술임 입증.

실험 방법

n형 Sb 도핑 Ge(100) 기판(저항률 0.2-0.3Ω·cm) 사용. 아세톤, 에탄올, 이소프로판올, 탈수 초음파 세척 각 5분. 희석 HBr(3:1)로 5분 표면 자연산화막 식각. 탈수 린스 후 N₂ 건조, 즉시 PEALD(Picosun SUNALE™ R-200) 챔버 이송. HfO₂ 증착 전 250℃에서 PEALD로 SiO₂ 10사이클 증착(1사이클: Si 소스 1초 주입, N₂ 퍼지 10초, 산화제 13.5초 주입, N₂ 퍼지 4초). Si 전구체 TDMAS(상온), 산화제 O₂ 플라즈마(파워 2500W, 유량 160sccm). PEALD SiO₂ 성장률 ~0.7Å/사이클(분광 타원계 외삽 측정). 이어 250℃에서 열적 ALD로 HfO₂ 40사이클 인시츄 증착(1사이클: Hf 소스 0.1초, N₂ 퍼지 4초, H₂O 0.1초, N₂ 퍼지 4초). Hf 전구체 TEMAH(150℃ 증발), 산화제 H₂O(상온). 고순도 N₂ 캐리어/퍼지 가스. PDA: N₂ 분위기 500℃ 60초 상압 급속 열어닐링.

박막 계면 구조와 화학 결합은 XPS(Thermo Fisher K-Alpha, Al Kα 1486.7eV)로 분석. 테이크오프 각도 90°, Ge 3d5/2 피크(29.4eV)로 바인딩 에너지 보정. 가우시안-로렌치안 피팅 후 스마트 배경 빼기. 전기 측정용 Pt 상부 전극(면적 1.55×10⁻⁴cm²) 스퍼터링으로 증착. C-V 및 J-V 특성은 Keithley 4200 + Cascade summit 12000B-M 프로브 스테이션으로 측정.

결과 및 토의

Ge 위 얇은 PEALD SiO₂(~0.7nm)에서 Si 2p 피크가 102.4eV(Si-O 결합)로 나타남(이상적 SiO₂ 103.6eV보다 낮음). 실리콘 서브옥사이드 증착 또는 Si-O-Ge 형성 모두 저에너지 이동 유발 가능. 두꺼운 PEALD SiO₂(~7nm)에서는 주 피크 103.6eV(이상적 SiO₂)로 나타나 PEALD 산화물이 이상적 SiO₂임 확인. 하지만 강한 Si-O-Si 피크 외 약한 피크가 ~102.4eV에 남아 Si-O-Ge 결합 존재 시사(그림 1b). 따라서 초기 PEALD SiO₂ 성장 시 Ge 표면에 Si-O-Ge 형성 결론. 인시츄 4nm HfO₂ 증착 후 Si 2p 피크 강도 감소하나 화학적 이동 없음(102.3eV, 그림 1a). 500℃ PDA 후에도 Si 2p 피크 이동 없음(102.2eV) → HfO₂ 증착 및 PDA 중 HfO₂/SiO₂ 계면 우수한 열적 안정성.

Hf 4f 스펙트럼(그림 1c): 이중 피크 16.5, 18.2eV는 HfO₂의 Hf 4f7/2, 4f5/2(스핀-궤도 분리 1.7eV). 500℃ PDA 후 0.1eV 고에너지 이동만, Hf-실리케이트 형성 없음 의미. Ge 3d 스펙트럼(그림 1d): 29.4, 30.0eV 이중 피크는 Ge 기판(스핀-궤도 0.6eV). 32.7eV 큰 피크는 Ge-O 결합(Ge-O-Si 및 GeO₂). GeO₂는 PEALD SiO₂ 증착 중 표면 산소 플라즈마 산화로 형성. 실제 구조는 HfO₂/Si-O-Ge/GeO₂/Ge 스택. 500℃ PDA 후 Ge 3d 변화 없음 → GeO₂ 분해 억제 확인. Kita 등 보고대로 Si-O-Ge 중간층이 GeO₂ 분해 억제 역할. 요약: 울트라신 Si-O-Ge 중간층이 Ge 표면 형성, 환상적 열적 안정성, Hf-실리케이트 형성 억제, GeO₂ 분해 억제.

고주파(1MHz) C-V 곡선(그림 2a): 평대전압 Vfb는 PDA 전 0.42V, 후 0.27V(이론 0.55V). 약간의 음방향 Vfb 이동은 유전체 내 산소 공공에 의한 양성 고정 전하 탓. 불활성 분위기 어닐링으로 산소 공공 증가해 음방향 이동. GeO₂ 분해 시 양방향 Vfb 이동 보고되나 본 실험에서 음방향 이동 → Ge-O-Si 중간층이 GeO₂ 분해 억제 확인. 축적 정전용량 1.92→2.25µF/cm² 증가. CET = ε₀εrA/Cacc 로 계산: PDA 후 1.53nm(PDA 전 1.80nm). 더 조밀하고 얇은 고유전율층 획득 탓. J-V 특성(그림 2b): Vfb+1V에서 누설 전류 밀도 PDA 전 2.1×10⁻³A/cm², 후 2.2×10⁻⁴A/cm². PDA 후 누설 증가는 유전체 두께 감소 탓.

계면 트랩 밀도(Dit) 컨덕턴스 법으로 정량(그림 3): Pt/HfO₂/SiO₂/Ge에서 PDA 전 Dit 4.05×10¹²eV⁻¹cm⁻², 후 5.37×10¹²eV⁻¹cm⁻²(E-Ev=0.38eV). 전도대 하단 근처 Dit은 PDA 전 2.03×10¹², 후 2.67×10¹²cm⁻²eV⁻¹로 더 낮음.

Ge 기반 MOSCAP의 Jg-CET 관계 비교(그림 4): 본 연구 HfO₂/SiO₂/Ge는 S-패시베이션 Ge(이전 연구) 대비 CET(1.53 vs 2.18nm), 누설 전류(2.1×10⁻³ vs 3.1A/cm²), Dit(4.37×10¹² vs 8.61×10¹²eV⁻¹cm⁻²) 모두 크게 개선. 인시츄 PEALD SiO₂가 Ge용 훌륭한 패시베이션층임 입증. MOCVD SiO₂(참조 [9]) 대비 본 연구 CET(1.53 vs 1.75nm), 누설 전류(2.1 vs 3.9mA/cm²) 모두 우수. PEALD SiO₂가 MOCVD보다 균일, 특히 초박막에서 유리함 탓.

밴드 정렬 XPS 원자가대 오프셋(ΔEv) 측정으로 결정(그림 5). 깨끗한 Ge 기판 VB 에지 0.10eV. PDA 전 HfO₂/SiO₂ VB 에지 2.55eV, 후 2.79eV. VBO는 PDA 전 2.45eV, 후 2.69eV. CBO = Eg(HfO₂)-Eg(Ge)-VBO. Eg(HfO₂)=5.6eV, Eg(Ge)=0.67eV. CBO: PDA 전 2.48eV, 후 2.24eV. 기존 보고 1.8-2.6eV와 일치. 큰 VBO와 CBO로 높은 장벽 형성해 누설 전류 억제에 유리(그림 5b).

결론

인시츄 PEALD로 SiO₂ 중간층을 HfO₂ 게이트 유전체에 도입 성공. HfO₂/SiO₂/Ge MOS의 계면, 전기적 특성, 밴드 정렬 조사. PEALD SiO₂ 증착 중 Ge 표면에 Ge-O-Si 중간층과 GeO₂층 형성. 이 중간층은 PDA 중 환상적 열적 안정성(Hf-실리케이트 형성 없음) 보이며 GeO₂ 분해도 억제. PDA 후 시료 CET 1.53nm, Vfb+1V 누설 전류 2.1×10⁻³A/cm² 달성. VBO: PDA 전 2.45eV, 후 2.69eV; CBO: PDA 전 2.48eV, 후 2.24eV. MOCVD SiO₂ 중간층 대비 인시츄 PEALD SiO₂가 전기적 성능 개선(더 균일한 초박막 증착). PEALD가 MOCVD보다 초박막 계면 제어층 증착에 훨씬 강력한 기술임 입증.