자가조립 ZnO 나노와이어 네트워크 채널의 손쉬운 제작 및 게이트 제어 UV 감지

결과 및 토론

그림 1은 침투 ZnO NW 네트워크 채널의 준비 및 후속 열처리를 설명하는 개략도를 보여줍니다. 먼저 OTS 패턴 기판을 ZnO NW 현탁액(디클로로벤젠 중 1wt%)에 담그고 집에서 만든 풀링 시스템을 사용하여 0.5mm min ^-1 의 서로 다른 풀링 속도로 ZnO NW 현탁액에서 풀링했습니다. ~ 10mm 분 ⁻¹ (추가 파일 1:그림 S1). 당기는 과정에서 ZnO NW를 포함하는 액체 메니스커스가 OTS 패턴 기판에 대해 끌렸습니다. 노출된 SiO₂에만 조립된 ZnO NW 채널 영역. 그림 2a의 삽입도에서 볼 수 있듯이 총 100개의 장치가 우리의 제조 방법을 사용하여 4인치 웨이퍼에 제조되었습니다. 그림 2a는 침투하는 ZnO NW 네트워크 채널의 광학 이미지를 보여주고 삽입도는 FET 장치 어레이를 보여줍니다. ZnO NW의 평균 직경은 200nm, NW 길이는 2~3μm, 채널 길이와 너비는 각각 6μm 및 20μm였습니다. ZnO NW 조립 후 소스-드레인 전극은 기존의 포토리소그래피 기술, 금속(10nm Ti, 300nm Al)의 열 증착 및 리프트오프 공정으로 제작되었습니다.

ZnO NW 네트워크 FET의 제조 절차의 개략도. 풀링 프로세스를 사용하여 분자 패턴 기판에 ZnO NW 조립

ZnO NW 네트워크 FET 장치의 채널 형성 및 두께 제어. 아 6μm 길이의 NW 네트워크 채널과 Al 전극의 확대된 광학 이미지입니다. 삽입된 사진은 미세 패턴 채널이 있는 10 × 10 어레이 장치의 광학 현미경 사진입니다. ㄴ 5, 10, 20μm의 다양한 선폭을 가진 선 패턴에 대한 ZnO NW의 선택적 조립을 보여주는 주사 전자 현미경(SEM) 이미지. ㄷ ZnO NW 네트워크의 AFM 이미지. d 0.5~ 10mm min ⁻¹ 의 다른 당기는 속도에서 높이 대 당기는 속도의 평균 분포 . 삽입된 그림은 0.5, 2, 10mm min ⁻¹ 의 다양한 인장 속도에 대한 AFM 높이 프로필을 보여줍니다.

그림 2b에서 보듯이 SiO₂ 영역 패턴 크기. 주변 OTS 영역은 OTS 분자의 메틸 말단으로 인해 비극성입니다. NW는 극성 SiO₂에만 흡착되는 것으로 생각됩니다. 반 데르 발스 상호작용에 의한 영역 [40]. ZnO NW의 선택적 조립은 에너지 분산 X선 분광법(EDS)으로도 확인되었습니다(추가 파일 1:그림 S2 참조). 여기에서 Zn 신호는 ZnO NW가 있는 영역으로 제한되었습니다.

두께 및 밀도와 같은 침투 ZnO NW 네트워크 채널의 물리적 특성은 NW 조립 중 NW 솔루션에서 기판 당김 속도를 조절하여 제어되었습니다. 그림 2c는 0.5, 2, 10mm min ⁻¹ 의 서로 다른 인장 속도로 조립된 ZnO NW 네트워크의 AFM(원자력 현미경) 이미지를 보여줍니다. . 평균 높이 프로필 대 당기는 속도는 그림 2d에 나와 있습니다. NW 밀도는 1.21 NW μm ⁻² 였습니다. 당기는 속도로 0.5mm min ⁻¹ 및 0.09 NW μm ⁻² 최소 10mm ⁻¹ 에서 . 당기는 속도를 줄임으로써 NW 채널 두께가 증가했습니다. NW 채널의 높이는 일반적으로 가장 느린 속도 0.5mm min ^-1 에서 단일 NW 평균 직경 200nm보다 약 1.5~2배 높았습니다. (그림 2d, 삽입). 10mm min ⁻¹ 의 당기는 속도로 , 네트워크 연결이 침투 제한에 도달하여 네트워크에 연결이 표시되지 않았습니다. ZnO NW 네트워크 장치를 제조하는 현재 방법은 일반적으로 전극 증착 ZnO NW 코팅된 필름과 채널을 정의하기 위한 일종의 식각 공정을 수반합니다[38, 39]. 이 방법은 ZnO 채널 폭의 조정과 같은 물리적 치수를 제어하기 어렵습니다. 이러한 문제를 극복하기 위해 사전 패터닝된 층에 ZnO NW의 열수 성장을 사용하는 방법이 연구되었지만[44, 45], 추가 에칭 공정 및/또는 시간과 비용이 소요되는 열수 성장 공정이 필요합니다. 이에 반해 우리의 방법은 미리 OTS 분자로 채널을 패터닝한 다음 풀링 시스템을 통해 NW를 조립함으로써 채널의 너비와 길이를 쉽게 제어할 수 있습니다.

당기는 속도를 조절하여 전기적 특성을 제어할 수도 있습니다. 그림 3은 열처리 전의 전기적 특성을 보여줍니다. 그림 3a는 인장 속도에 따른 I-V 특성의 변화를 보여줍니다. 당기는 속도가 2mm에서 0.5mm min으로 감소한 경우 ⁻¹ , 초기 전류가 1V에서 5nA에서 50nA로 증가했습니다. 이는 아마도 채널의 NW 밀도가 증가함에 따라 네트워크 연결이 증가했기 때문일 것입니다. 2mm min ⁻¹ 에서 제작된 ZnO NW FET의 일반적인 게이트 종속 I–V 특성 곡선 당기는 속도는 그림 3b, c에 나와 있습니다. 그림 3b는 다양한 게이트 전압 V에서의 I–V 특성을 보여줍니다. _g 값(- 60V에서 20V 단계로 60V까지). 나 _ds -V _g 그림 3c의 게이트 특성은 오프 전류가 3pA에서 556nA로 5배 증가하고 풀링 속도가 0.5mm에서 2mm로 증가하면 오프 전류가 감소하는 전형적인 n형 특성을 보여줍니다. 최소 ⁻¹ (추가 파일 1:그림 S3 참조). 감소된 필름 밀도와 함께 온-오프 비율의 증가는 NW 채널을 더 얇게 만들 때 채널이 백 게이트의 전기장의 영향을 더 많이 받는다는 점에 주목함으로써 설명할 수 있습니다[46]. 또한 당기는 속도는 장치 수율 및 2-프로브 저항 주파수 분포에 영향을 미칩니다(추가 파일 1:그림 S4). 저항은 0.5mm min ⁻¹ 에서 28.2 ± 4MΩ의 평균값과 ~ 92%의 수율을 보여줍니다. . 그러나 분포는 877 ± 280MΩ 및 ~ 78% 수율로 2mm min ⁻¹ 으로 이동합니다. 당기는 속도. 여기에서 수율은 장비 노이즈보다 높은 측정 가능한 저항 값을 가진 장치의 수 비율로 정의됩니다.

당김 속도 제어에 의한 ZnO NW 네트워크의 연결성 및 전기적 특성. 아 인장 속도 0.5 및 2mm min ⁻¹ 의 ZnO NW 네트워크 FET 전기적 특성 . 0.5 및 2mm min ⁻¹ 의 서로 다른 풀링 속도에서 제조된 기기의 일반적인 전류-전압 특성 . 네트워크 채널은 − 1에서 1 V까지의 쇼트키 접촉을 보여주었습니다. 삽입은 0.5(왼쪽 상단) 및 2(오른쪽 하단) mm min ⁻¹ 에서 네트워크 채널의 SEM 이미지입니다. . 축척 막대는 두 경우 모두 10μm입니다. ㄴ 다양한 백 게이트 전압의 전류-전압 특성. V _g 범위는 − 60V에서 20V 단계로 60V입니다. ㄷ 나 _ds 대 V _g 다양한 V에서 제작된 ZnO NW 네트워크 채널의 관계 _ds . V _ds 1V 단계로 0~7V 범위

여기서 FET의 게이트 특성은 깨끗한 포화 영역을 갖지 않습니다. 이전 보고서에 따르면 ZnO NW 네트워크는 복잡한 NW 네트워크 경로, 넓은 표면적 및 NW 접합부의 결정립계에 의한 캐리어 산란 증가로 인해 깨끗한 포화 영역을 나타내지 않았습니다[47]. 우리의 ZnO NW 네트워크는 소스와 드레인 사이에 여러 경로를 형성합니다. 또한 두께가 최대 약 0.4μm인 ZnO NW 네트워크 채널(그림 2d). 나노와이어의 불균일한 두께는 각 나노와이어에 대해 게이트까지의 거리를 다르게 하고 변조 정도는 약간 다르다. 따라서 FET 특성은 단일 나노와이어 FET처럼 깨끗한 포화 영역을 갖지 않습니다.

생산된 장치의 전기적 특성은 전기적 특성의 균일성을 개선하고 NW 사이의 접촉 저항을 더욱 낮추기 위해 후속 열처리 공정에 의해 향상될 수 있습니다[41]. 열처리는 100sccm의 Ar 가스를 흘려보내면서 300°C에서 10분 동안 저압 조건에서 수행되었습니다(추가 파일 1:그림 S5 참조). 그림 4는 2mm min ⁻¹ 에서 제작된 샘플의 전기적 특성 변화를 보여줍니다. 당기는 속도. 열처리 후 1V 바이어스 전류는 600nA에서 6.5μA로 증가했습니다(그림 4a). 그림 4b의 저항 주파수 분포는 평균 저항이 877 ± 280MΩ에서 207 ± 37kΩ으로 약 30배 감소한 것을 보여줍니다. 또한 장치 수율이 78%에서 90%로 증가했는데, 이는 아마도 NW 간의 향상된 전기 접촉으로 인한 것입니다. 열처리를 통한 NW 연결 강화의 장점을 활용하는 데 중점을 두었습니다. 이러한 이유로 온도는 ZnO가 재결정되는 400°C 이상으로 상승하지 않았습니다. 이러한 재결정화는 UV 조명 동안 ZnO 표면에서 산소 탈착 및 흡착 특성에 영향을 미치는 것으로 보고되었다[41]. 따라서 열처리를 통해 NW 사이의 연결성 향상만을 얻기 위해 NW 사이의 계면을 개선하기 위해 300 °C까지 열처리를 수행했습니다. 그 결과 전기적 안정성과 특성이 향상되었습니다. 공정 온도가 HMTA의 융점(290°C)보다 높기 때문에 열처리 공정에서 수분 또는 HMTA(헥사메틸렌테트라민)와 같은 흡착 분자를 제거할 수 있다고 생각합니다. 이는 NW 간의 접합을 개선하고 수분과 같은 NW의 성능을 저하시키는 다른 흡착 분자를 제거하기 때문에 NW FET 성능을 향상시키는 결과를 가져왔습니다.

ZnO NW는 열처리 후 전기적 특성을 네트워크로 연결합니다. 아 인장 속도 2mm min ⁻¹ 의 어닐링 전후의 일반적인 전류-전압 특성 . 네트워크 채널은 쇼트키 접촉 행동을 보였다. (삽입) 어닐링 전의 I-V 특성, 확대. ㄴ 2mm min ⁻¹ 속도로 당겨진 ZnO NW 네트워크의 저항 주파수 분포 . 평균 저항은 약 3 오더 감소했습니다. (ㄷ ) 다른 백 게이트 전압에서 I-V 특성. V _g 범위는 − 60V에서 20V 단계로 60V입니다. d I의 전기적 특성 _ds 대 V _g 열처리 후. 이 나의 비교 /나 _꺼짐 다른 V에서의 비율 _g 열처리 전후 값(V _g 단계 =5 V). 에 열처리로 개선된 트랜스컨덕턴스

전형적인 나 _ds -V _ds 그리고 나 _ds -V _g ZnO NW FET의 특성 곡선은 그림 4c, d에 나와 있습니다. 그림 4는 나 _ds -V _g 특성 곡선은 열처리 전후 유사하며 최대 I _켜기 /나 _꺼짐 비율은 ~ 2 × 10 ⁵ 입니다. . 이는 열처리가 NW 간의 연결을 개선하여 저항을 낮추는 것일 뿐 고유의 전기적 특성에는 변화를 일으키지 않음을 나타냅니다. 그림 4f는 트랜스컨덕턴스 dI의 개선을 보여줍니다. _ds /dV _g 열처리 후, 이는 ZnO NW 장치에서 향상된 전자 이동도에 기인할 수 있습니다. 최대 트랜스컨덕턴스(g _m =디 _ds /dV _g )은 I의 최대 기울기에서 추출되었습니다. _ds -V _g V_ds의 7V에서 특성 및 최대 온-오프 비율 . (추가 파일 1:그림 S6). 계산된 최대 트랜스컨덕턴스는 V에서 ~ 47nS였습니다. _g =− 30 V. μ 공식을 사용했습니다. =g _m ·엘 /(와 ·C _d ·V _ds ) 추정된 이동성 계산을 위해 [48]. 이동성은 0.175cm ² 로 계산되었습니다. V ⁻¹ s ⁻¹ . 이는 이전에 보고된 0.018cm ² 값과 비슷합니다. V ⁻¹ s ⁻¹ ZnO NW 장치 어레이 사용[49].

마지막으로 ZnO 네트워크 FET의 UV 광반응과 게이트 전압에 대한 의존성을 관찰했습니다. 그림 5a는 다른 게이트 전압(- 60V에서 60V까지, 20V 단계로)에서 UV 조명을 사용한 I-V 특성을 보여줍니다. 나 _ds -V _g 그림 5b의 UV 조명 하에서 특성은 감소된 온-오프 비율을 보여줍니다. UV 광은 광여기 캐리어를 생성하여 n형 FET 소자의 오프 전류를 증가시키는 효과가 있었습니다. 그림 5c는 UV 조명을 켜고 끌 때 측정된 전류의 차이를 보여줍니다. UV 감광성(I _빛 /나 _어두운 :광전류와 암전류의 비율)은 인가되는 게이트 전압에 따라 달라지며 최대 비율 값은 8.6 × 10 ⁵ V_g에서 − 55V 이하. 그림 5c의 삽입은 I를 보여줍니다. _ds -V _g V_ds일 때 UV 조명이 있거나 없는 특성 =7 V(V _ds -나 _ds 특성은 추가 파일 1:그림 S7에 나와 있습니다. 그림 5d는 I _빛 /나 _어두운 및 온-오프 전류 비율(I _켜기 /나 _꺼짐 ). 나 _켜기 /나 _꺼짐 증가하면 UV 감광성이 향상됩니다. 현재 값 V의 증가로 개선 사항을 표시하려면 _ds , 우리는 그림 5d의 데이터를 전류(삽입)에 따른 온-오프 값으로 플로팅합니다. 그런 다음 V _g =− 60 V 및 V _ds =7 V 조건은 I _빛 /나 _어두운 UV 조명 전과 후를 비교할 때 비율이 최대였습니다.

ZnO NW FET의 UV 감지 특성. 아 다른 백 게이트 전압에서 UV 조명 아래의 I–V 특성. V _g 범위는 − 60V에서 20V 단계로 60V입니다. ㄴ I_ds의 전기적 특성 대 V_g UV 조명 아래에서. ㄷ 나 _빛 /나 _어두운 게이트 전압의 변화로. 최대 I _빛 /나 _어두운 V 주변에서 얻었습니다. g ~ − 55 V. 삽입, I _ds -V _g UV 조명 및 어둠 속에서 특성. d 사진/암전류 비율 간의 선형 관계(I _빛 /나 _어두운 ) 및 초기 온-오프 전류 비율(I _켜기 /나 _꺼짐 ) ZnO NW FET의 삽입은 초기 I를 보여줍니다. _켜기 /나 _꺼짐 다양한 V에 대한 비율 _ds . 최대 나 _켜기 /나 _꺼짐 비율은 V였습니다. _ds =7 V. e 공기 중 UV 조명이 있거나 없는 ZnO NW 네트워크 FET 광검출기의 광반응. 삽입된 부분은 UV 라이트가 꺼진 후 지수 감쇠 특성을 보여줍니다. 에 UV 조명을 켜고 끔으로 기록된 ZnO NW 네트워크 채널 장치의 시간 분해 광반응

나 _ds -V _지 UV 광 하에서의 특성은 트랜지스터가 반도체 상태(그림 4c)에서 도통(축적) 상태(그림 5b)로 변하는 것을 보여주었다. 이러한 변화는 광여기된 캐리어 농도를 UV 광 아래에서 퇴화 수준으로 증가시킬 것으로 예상할 수 있습니다[50]. 나 _빛 /나 _어두운 우리 기기의 비율은 약 2 × 10 ⁴ 였습니다. , 10 및 6, 각각 - 60V, 0V 및 60V의 게이트 전압에서(그림 5e) 이것은 게이트 전압에 의해 UV 감광도가 조절될 수 있음을 보여준다. V로 _g 감소, 광 반응성이 증가했습니다.

우리는 다른 연구에서 ZnO NW 네트워크 기반 광검출기의 감광 성능을 비교했습니다. 예를 들어, CVD 성장 ZnO 나노와이어 어레이는 UV 감광성을 나타내었습니다(I _빛 /나 _어두운 ) ~ 10 ⁴ [33, 51]. 우리의 경우 2 × 10 ⁴ 의 유사한 광검출기 응답도를 얻을 수 있습니다. 고온 및/또는 고진공 공정을 사용하지 않고 잉크젯 인쇄[47] 또는 수직으로 정렬된 나노와이어[52]와 같은 방법을 사용한 다른 연구에서는 10 ³ 의 감광도 수준을 보여주었습니다. ~ 10 ⁴ , 우리 연구와 비슷하거나 약간 낮습니다(추가 파일 1:그림 S8 참조). 또한 우리 연구는 게이트 제어 가능한 특성을 보여 조명 조건에 따라 장치 감도를 조정하는 데 유리합니다.

ZnO NW의 UV 응답은 산소 탈착 및 흡착으로 인한 공핍 영역 변조로 설명될 수 있습니다[53]. UV 광은 ZnO NW 표면에 흡착된 산소 이온의 탈착을 유발합니다. 산소 탈착은 유효 채널 두께를 증가시켜 NW를 통한 전류를 증가시킵니다. 또한, UV 광에 의한 산소 탈착으로 인한 탈착 영역의 감소는 NW 사이의 접합 장벽 높이를 낮추어 전류 흐름 드리프트를 보다 효율적으로 만듭니다[54, 55]. 우리 장치는 n형 반도체 거동을 나타내기 때문에 암전류는 큰 음의 V에서 최소화되었습니다. _g . 따라서 큰 음의 게이트 전압에서 광응답이 최대화되었습니다(추가 파일 1:그림 S9 참조).

또한, 게이트 전압은 UV 라이트가 꺼졌을 때 초기 상태로 복구하는 시간에 영향을 줍니다. V인 하강(감쇠) 시간 _g =− 60 V 및 + 60 V는 각각 52 초와 141 초로 3배의 차이를 보여줍니다(삽입, 그림 5e). 전류가 10%에서 90%로 증가(상승 시간) 또는 감소(하강 시간)되는 시간을 회복 시간으로 정의합니다. 게이트 바이어스에 의한 전기장은 자외선에 의해 탈착된 산소 분자의 흡수 과정에서 전자와 정공의 재결합 가능성에 영향을 미친다[56, 57]. 이것은 장치의 초기 상태로 돌아가는 시간과 관련이 있습니다. 따라서 전기장에 따라 회복 시간이 지연되거나 짧아질 수 있습니다. 그림 5f는 V를 적용한 반복적인 광반응을 보여줍니다. _g =− 60 V. 이것은 UV 광을 켜고 끔으로써 기록된 ZnO NW 네트워크 채널 장치의 시간 분해 광응답을 보여줍니다. 반복적인 UV 반응에 대한 광반응성 저하가 없음을 확인하였습니다.