PCB EMC 설계의 첫 번째 성공 보장

PCB(Printed Circuit Boards)는 전자제품에 응용이 잘 될 수 있는 부품의 플랫폼으로서 부품 간의 전기적 연결과 전자기기나 장비의 기반이 되는 중요한 역할을 합니다. 따라서 그 성능과 품질은 곧 전자제품과 직결된다. 마이크로일렉트로닉스 기술의 급속한 발전과 함께 수많은 전자 제품이 함께 작동하여 상호 간섭이 점점 증가하는 경향이 있습니다. 또한 PCB 밀도가 증가하면 PCB 설계의 품질이 간섭 및 간섭 저항의 범위를 결정하는 데 중요한 역할을 한다는 사실로 이어집니다. 결과적으로 부품 선택 및 회로 설계 외에도 최적의 성능을 캡처하기 위해 회로가 필요한 경우 우수한 부품 레이아웃 및 라우팅도 PCB EMC(ElectroMagnetic Compatibility) 설계에 기여합니다.

EMC는 주변 장치 또는 시스템에 허용할 수 없는 전자기 간섭을 생성하는 것을 거부하면서 전자기 환경에서 정상적으로 작동할 수 있는 장치 또는 시스템 기능을 나타냅니다. 전자기 간섭은 주로 비정상적으로 높은 작동 주파수 또는 수용할 수 없는 레이아웃 또는 라우팅으로 요약되는 여러 가지 이유로 인해 형성됩니다. 피할 수 없는 고주파(RF)를 배경으로 설계자는 EMC를 고려한 PCB 설계를 구현할 때 부품 레이아웃, 라우팅, 전원 및 접지 설계에 중점을 두어야 합니다. 또한 레이어 수가 다른 PCB의 경우 최적의 성능을 달성하기 위해 다양한 디자인 요소를 고려해야 합니다.

간섭 소스

• 차동 모드 전류 및 공통 모드 전류

ㅏ. 차동 모드 전송 및 공통 모드 전송

모든 회로에는 공통 모드(CM) 전류와 차동 모드(DM) 전류가 포함됩니다. 둘 다 RF 전송 범위를 결정합니다. 사실 그들 사이에는 거대한 멸종이 존재한다. 몇 개의 리드 또는 트레이스와 기준 반환 소스가 제공되면 두 유형의 전류를 모두 사용할 수 있습니다. 일반적으로 DM 신호는 데이터 또는 유용한 정보를 전달합니다. 그러나 공통 모드는 DM 전류의 부정적인 영향으로 EMC에 가장 큰 문제를 일으킵니다. DM 전송은 일반적으로 라인에서 라인으로 전송으로 정의되는 반면 CM 전송은 일반적으로 라인에서 접지로 전송으로 정의됩니다. 폐쇄 루프에 의해 생성된 최대 필드 강도는 다음 공식으로 계산할 수 있습니다. . E는 최대 필드 강도(μV/m)를 나타냅니다. r은 폐쇄 루프와 측정 안테나 사이의 거리(m)를 나타냅니다. f는 주파수(MHz)를 나타냅니다. 나 전류(mA)를 나타냅니다. A는 루프의 면적(cm²)을 나타냅니다.

위의 공식에 따르면 필드 강도는 루프 면적에 정비례한다는 것을 분명히 알 수 있습니다. DM 전송 레벨(TL)을 줄이려면 소스 전류 감소와 별도로 루프 영역을 줄여야 합니다.

전압 강하로 인한 CM 방사로 인해 부분 접지 전압이 기준 접지보다 높아집니다. 영향력 있는 접지 시스템과 연결된 케이블은 CM 방사의 구성 요소인 안테나로 간주됩니다. 원거리장 성분은 공식으로 나타낼 수 있습니다. , K는 투과 계수를 나타냅니다. 나는 CM 전류 (A)를 나타냅니다. l은 케이블 길이(m)를 나타냅니다. f는 전송 주파수(MHz)를 나타냅니다. r은 거리(m)를 나타냅니다.

이 공식은 필드 강도가 케이블 길이에 정비례한다는 것을 분명히 나타냅니다. CM 전송 감소는 CM 전류 감소 및 케이블 길이 감소에 따라 달라집니다.

비. CM과 DM 간의 전환

DM과 CM은 임피던스가 다른 2개의 신호선을 사용할 수 있을 때 상호 변환할 수 있습니다. 임피던스는 주로 물리적 추적과 상관관계가 있는 리드 또는 빗살 모양의 커패시터 및 인덕터에 의해 결정됩니다. 대부분의 PCB를 추적하려면 기생 커패시턴스와 인덕턴스를 최소로 잘 제어하여 CM 및 DM이 생성되는 것을 방지해야 합니다. 따라서 환경에 민감한 회로는 각 도체의 리드나 빗살 모양의 커패시턴스가 기생 커패시턴스와 같도록 일정한 방법을 통해 균형을 이루어야 합니다.

씨. CM 및 DM 간섭을 차단하는 일반적인 방법

CM 및 DM 전류 및 RF 간섭을 차단하기 위한 기본 지침은 전류 용량 오프셋 또는 전류 용량 최소화에 있습니다. 궤적에 전류가 흐르면 자력선이 생성되어 전기장이 발생합니다. 두 필드 모두 RF 에너지를 방출할 수 있습니다. 자기력선이 상쇄되거나 최소로 감소하면 RF 에너지가 더 이상 존재하지 않아 마침내 간섭이 중단됩니다. 준수할 수 있는 특정 조치 또는 규칙은 이 기사의 후반부에서 논의될 것입니다.

• 누화

PCB 설계의 중요한 요소로서 크로스토크는 전체 프로세스의 각 링크에서 신중하게 고려되어야 합니다. 누화는 전자기 간섭의 영향을 받는 경향이 있는 트레이스, 리드, 케이블 묶음, 구성 요소 또는 기타 전자 구성 요소 간의 원치 않는 전자기 결합을 나타냅니다.

선도적인 EMI(전자기 간섭) 전송 방식으로서 누화는 트레이스 간에 간섭을 일으키는 경향이 있습니다. 누화는 커패시턴스 커플링과 인덕턴스 커플링으로 분류할 수 있습니다. 전자는 일반적으로 트레이스가 다른 트레이스 또는 참조 평면 위에 있다는 사실에서 파생됩니다. 후자는 일반적으로 물리적으로 서로 유사한 흔적에서 파생됩니다. 병렬 트레이스의 경우 누화에는 순방향 및 역방향의 두 가지 모드가 있습니다. PCB의 경우 순방향 누화보다 역방향 누화를 더 고려할 가치가 있습니다. 회로에서 전력과 간섭 트레이스 사이의 임피던스가 클수록 누화 레벨이 높아집니다. 인덕턴스 누화는 트레이스와 전송 라인 또는 리드 사이에 에지 간 거리를 추가하거나 트레이스와 기준 평면 사이의 거리를 최소화하여 제어할 수 있습니다.

• 디지털 신호 스펙트럼 분석

ㅏ. 디지털 신호

디지털 신호의 속성은 구형파이며 구형파 신호는 기본파와 많은 고조파 사인으로 구성됩니다. 푸리에 변환을 적용하여 디지털 신호의 주파수 범위 파형을 캡처할 수 있습니다. 따라서 펄스 반복 주기가 짧을수록 반복 주파수가 높아지고 고조파 주파수도 높아집니다. 이론적으로 구형파의 상승 시간은 0이므로 고조파 함량이 무한합니다. 그러나 상승 에지와 하강 에지가 모두 있는 사다리꼴 파형입니다.

비. 펄스 시간 영역 및 주파수 영역 변환(푸리에 변환)

푸리에 변환은 직사각형 펄스가 공식에 따라 코사인 또는 사인파로 분해되도록 합니다. . 이 방정식에서 AD_n 각 코사인 파형의 진폭을 나타냅니다. n은 고조파의 수를 나타냅니다. w는 각 주파수를 나타냅니다.

• 분리 및 접지

ㅏ. 디커플링 디자인

인덕터와 커패시터로 구성된 저역 통과 필터는 고주파 간섭 신호를 필터링할 수 있습니다. 라인의 기생 인덕턴스는 전원 공급을 느리게 하여 구동 장치의 출력 전류를 낮춥니다. 디커플링 커패시터의 적절한 배치와 인덕터와 커패시터의 에너지 저장 기능을 적용하면 on/off 순간에 소자에 전류를 공급할 수 있다. DC 루프에서 부하 변경은 전력 노이즈를 유발합니다. 디커플링 커패시터 구성은 부하 변화로 인해 발생하는 노이즈를 막을 수 있습니다.

비. 접지 설계

전자 장치의 경우 접지는 간섭을 제어하는 ​​중요한 방법입니다. 접지가 차폐 조치와 올바르게 결합되면 대부분의 간섭 문제가 해결됩니다.

• 구성 요소 레이아웃 및 라우팅

회로 레이아웃은 전자파 간섭의 정도와 간섭 저항의 강도를 직접적으로 결정합니다. 적절한 레이아웃은 회로 효율성을 높일 뿐만 아니라 전체 시스템의 EMC를 향상시킵니다. 단위 회로의 작동 주파수가 높을수록 속도가 빨라지고 신호 스펙트럼이 다양해집니다. 따라서 고주파 성분의 비율이 높을수록 간섭이 더 강해집니다. 주파수의 관점에서 보면 고주파 회로가 먼저 나오고, 중간 주파수 회로가, 마지막으로 저주파 회로가 나옵니다. 그러나 논리 속도의 관점에서 보면 먼저 고속 회로, 그 다음에는 중속 회로, 마지막으로 저속 회로가 나옵니다. 그 이론에 따라 회로 레이아웃은 다음 설계에 따라 구현되어야 합니다.

주파수나 속도에 따른 분류 외에 기능과 종류도 분류 기준으로 사용할 수 있다. 취해야 할 자세한 조치는 곧 이 기사의 나머지 부분에서 논의될 것입니다. 계속 읽으시면 자세한 내용을 얻으실 수 있습니다.

EMC용 PCB 설계 규칙

회로의 EMC 성능에 대한 손상을 요구하는 간섭 소스가 발굴되었으므로 EMC 우려에 대한 해당 설계 규칙은 해당 소스에 맞게 조정되어야 합니다. 다음은 EMC의 성공을 위한 PCB 설계 규칙입니다.

• 표면 레이아웃

ㅏ. PCB 크기를 고려해야 합니다. 크기가 엄청나게 큰 보드의 경우 임피던스가 증가하고 노이즈 저항이 감소하며 제조 비용이 상승하므로 트레이싱이 먼 길을 가야 합니다. 크기가 매우 작은 기판의 경우 열 발산에 문제가 발생하고 인접한 트레이스 간에 혼선이 발생하는 경향이 있습니다. 권장되는 PCB 크기는 길이와 너비의 비율이 3:2 또는 4:3인 직사각형 모양입니다. 또한, 판재 크기가 200mm*150mm를 초과하는 경우 판재에 의한 기계적 강도를 고려해야 한다. 따라서 PCB 제조업체의 보드 치수 한계를 아는 것이 매우 중요합니다. 예를 들어 PCBCart는 최소 6*6mm 및 최대 600*700mm의 회로 기판을 인쇄할 수 있습니다. 자세한 내용은 맞춤형 PCB 제조 기능을 확인하십시오.

비. 구성 요소 레이아웃 설계를 위해 분할을 신중하게 고려해야 합니다. 디지털 회로, 아날로그 회로 및 노이즈 소스는 보드에 독립적으로 배치되어야 하며 고주파 회로는 저주파 회로와 격리되어야 합니다. 또한 신호가 강하고 약한 구성요소 분포와 신호 전송 방향 문제에 주의를 기울여야 합니다.

씨. 레이아웃은 각 기능 회로의 핵심 구성 요소를 중심으로 구성하여 구성 요소가 동일한 방향을 따라 간결하고 컴팩트하게 배치되도록 해야 합니다. 신호 간의 결합이 형성되는 것을 방지하려면 간섭의 영향을 받기 쉬운 구성 요소가 인접하지 않아야 합니다.

디. 민감한 신호 구성 요소는 전원 및 고전력 장치와 멀리 떨어져 있어야하며 민감한 신호 라인은 고전력 장치를 가로 질러 절대 허용되지 않습니다. 열에 민감한 구성 요소는 열 장치에서 멀리 배치해야 하며 온도에 민감한 구성 요소는 온도가 가장 낮은 영역에 배치해야 합니다.

이자형. 단락 발생 가능성을 피하기 위해 전위차가 높은 부품 사이의 거리를 넓혀야 합니다. 또한 고출력 부품은 테스트 시 손이 닿지 않는 곳에 배치하고 절연 보호를 통과해야 합니다.

에프. 스루홀은 0.5pF의 분산 커패시턴스를 가져오므로 스루홀을 줄이는 것이 작동 속도 향상에 유리합니다.

• 구성 요소 레이아웃

ㅏ. 개별 구성 요소와 비교할 때 IC 구성 요소는 우수한 패키징, 더 적은 솔더 조인트 및 낮은 실패율의 이점으로 인해 우선적으로 선택되어야 합니다. 또한 신호에 의해 발생하는 고주파수 구간을 줄일 수 있도록 상대적으로 신호 기울기가 느린 장치를 선택해야 합니다. 표면 실장 장치를 적용하면 임피던스가 감소하고 EMC가 개선되어 트레이싱 길이를 줄일 수 있습니다.

비. 구성 요소는 동일한 분류에 따라 배치되어야 합니다. 구성 요소가 공간에서 서로 간섭하지 않도록 호환되지 않는 구성 요소를 독립적으로 배치해야 합니다.

씨. 무게가 15g을 넘는 구성 요소는 지지대에 의해 고정될 때까지 납땜을 거치지 않아야 합니다. 크고 무거우며 많은 열을 발생시키는 구성 요소는 선상에서 조립해서는 안 됩니다. 대신 완성된 상자의 바닥판에 조립해야 합니다. 또한 열 방출이 보장되어야 하며 열에 민감한 구성 요소는 열을 발생시키는 구성 요소와 멀리 떨어져 있어야 합니다.

디. 전위차계, 조정 가능한 인덕턴스 코일, 가변 커패시터 및 마이크로 스위치와 같은 조정 가능한 구성 요소에 관해서는 전체 시스템의 구조적 요구 사항을 고려해야 합니다. 이러한 구성 요소는 내부 조정이 필요한 경우 회로 기판에 배치되어야 하고 외부 조정이 필요한 경우 기계 기판과 호환되는 위치에 있어야 합니다.

• 라우팅 디자인

일반 라우팅 규칙은 다음 순서를 따릅니다.

일반적인 라우팅 규칙을 제외하고 다음과 같은 몇 가지 세부 사항을 무시해서는 안 됩니다.

ㅏ. 방사 간섭을 최소화하기 위해 전원 회로 임피던스를 줄이고 신호 라인에 균일한 접지면이 생성되어 공용 임피던스 노이즈를 차단할 수 있도록 전원 평면과 접지 평면으로 정의된 내부 레이어가 있는 다층 PCB를 선택해야 합니다. 신호선과 접지면 사이에 분포된 정전용량을 개선하여 방사를 차단하는 핵심 역할을 합니다. 다층 PCB에 대한 더 많은 설계 참고 사항은 아래 PCB Layer 및 EMC 설계 섹션에 설명되어 있습니다.

비. 전력선, 접지선 및 회로기판의 트레이스에 의해 고주파 신호에서 낮은 임피던스를 유지해야 합니다. 주파수가 너무 높게 유지되면 전력선, 접지선 및 회로 기판 트레이스가 모두 간섭 수신 및 전송을 담당하는 작은 안테나가 됩니다. 이러한 간섭을 없애기 위해서는 필터링 커패시터를 추가하는 것보다 전력선, 접지선 및 회로 기판 트레이스가 소유하는 고주파 임피던스를 줄이는 것이 더 중요합니다. 따라서 회로기판의 트레이스는 짧고 굵고 균일하게 배열되어야 합니다.

씨. 전원선, 접지선 및 인쇄된 트레이스는 신호선과 리턴선이 형성하는 루프 영역을 최소화하기 위해 짧고 직선이 될 수 있도록 적절하게 배열되어야 합니다.
d. 클록 발생기는 가능한 한 클록 장치에 가까이 있어야 합니다.
e. 수정 발진기의 쉘은 접지와 연결되어야 합니다.
f. 클럭 영역은 접지선으로 둘러싸여 있어야 하며 클럭 라인은 가능한 한 짧아야 합니다.
g. 고주파 신호의 전송 및 결합을 줄이기 위해 회로 기판에 90° 대신 45° 각도의 파선을 적용해야 합니다.
h. 전원과의 단일점 연결 및 접지와의 단일점 연결은 단층 PCB 및 이중층 PCB에 적용되어야 합니다. 전원선과 접지선 모두 가능한 한 굵어야 합니다.
i. I/O 구동 회로는 회로 기판의 가장자리에 있는 커넥터에 가까이 있어야 합니다.
j. 키 라인은 굵게 하고 양쪽에 보호 접지를 추가해야 합니다. 고속선은 짧고 직선이어야 합니다.
k. 구성 요소 핀은 가능한 한 짧아야 하며 특히 디커플링 커패시터에 적합하며 핀이 없는 장착 커패시터를 사용합니다.
l. A/D 부품의 경우 디지털 부분과 아날로그 부분의 접지선이 교차되어서는 안됩니다.
m. 클럭, 버스 및 칩 선택 신호는 I/O 라인 및 커넥터에서 멀리 떨어져 있어야 합니다.
n. 아날로그 전압 입력 라인, 기준 전압 단자는 디지털 회로 신호 라인, 특히 클럭에서 멀리 떨어져 있어야 합니다.
o. 클럭 라인이 I/O 라인에 평행할 때보다 I/O 라인에 수직일 때 간섭이 더 적습니다. 또한 클럭 부품 핀은 I/O 케이블에서 멀리 떨어져 있어야 합니다.
p. 쿼츠 크리스탈이나 노이즈에 민감한 장치 아래에 트레이싱을 배치해서는 안 됩니다.
q. 전류 루프는 약한 신호 회로 또는 저주파 회로 주변에서 생성되지 않아야 합니다.
r. 어떤 신호도 루프를 생성하지 않아야 합니다. 루프를 배열해야 하는 경우 가능한 한 작아야 합니다.

• 추적 라우팅

ㅏ. 자기 간섭을 제거하기 위해 출력은 같지만 방향이 반대인 전류 신호에 대해 병렬 레이아웃을 수행해야 합니다.
b. 인쇄된 리드의 불연속성은 최대한 줄여야 합니다. 예를 들어 리드 폭은 리드의 모서리가 90°를 초과하는 급격한 변화를 겪지 않아야 합니다.
c. EMI는 대부분 클럭 신호 라인에서 발생하는 경향이 있으며 클럭 신호 라인은 라우팅 과정에서 접지 루프에 가까워야 합니다.
d. 버스 기사는 운전할 버스 옆에 있어야 합니다. PCB에서 떨어진 전선의 경우 드라이버를 커넥터 옆에 배치해야 합니다.
e. 클럭 리드, 행 드라이버 또는 버스 드라이버의 신호 라인은 일반적으로 큰 과도 전류를 전달하므로 인쇄된 리드는 가능한 한 짧아야 합니다. 개별 부품의 경우 인쇄된 리드 너비는 약 1.5mm에 이릅니다. 그러나 IC의 경우 인쇄된 리드의 너비는 0.2mm에서 1.0mm 사이여야 합니다.
f. 대면적의 동박은 열기구 주변이나 큰 전류가 흐르는 리드선 주변에 사용을 피해야 합니다. 그렇지 않으면 제품이 열 환경에 장기간 방치될 경우 동박 팽창이나 낙하 등의 문제가 발생할 수 있습니다. 대면적 동박을 사용해야 하는 경우에는 그리드를 활용하는 것이 좋으며, 동박과 기판 사이의 열접착으로 인해 발생하는 탈출가스를 제거하는데 유리하다.
g. 패드 중앙의 비아 애퍼처는 부품 핀의 비아홀보다 적절하게 커야 합니다. 패드가 너무 크면 건식 납땜이 발생하는 경향이 있습니다.

• 전원 설계

부적절한 전원 설계는 큰 노이즈를 발생시켜 결국 제품의 성능을 저하시킵니다. 불안정한 전력을 유발하는 두 가지 주요 요인:
#1:고속 스위칭 상태에서 과도 교환 전류가 너무 큽니다.
#2:전류 반환 시 인덕턴스가 존재합니다.

결과적으로 PCB 설계에서 전원의 무결성을 충분히 고려해야 하며, 그 외에 다음 규칙도 준수해야 합니다.

ㅏ. 전력 디커플링 필터링 설계

IC 칩 전원의 두 단자에서 0.01μF ~ 0.1μF의 커패시턴스를 갖는 디커플링 커패시터를 브리징하면 보드 전체의 노이즈와 서지 전류를 크게 줄일 수 있습니다. 전류 보상이 충족되면 디커플링 커패시턴스가 낮을수록 좋습니다. 마운팅 커패시터는 리드 인덕턴스가 낮기 때문에 최적으로 사용해야 합니다.

전력을 필터링하는 가장 효과적인 방법은 AC 전원 공급선에 필터를 배치하는 것입니다. 리드의 상호 결합이나 루프가 발생하지 않도록 필터의 입출력 라인은 기판의 양쪽에서 향하게 하고 리드는 가능한 한 짧아야 합니다.

비. 전원 보호 설계

전원 보호 설계는 과전류 보호, 전압 부족 경보, 소프트 스타트 및 과전압 보호를 포함합니다. 퓨즈 적용을 통해 PCB의 전원 부분에서 과전류 보호를 달성할 수 있습니다. 퓨즈가 녹는 과정에서 다른 모듈에 영향을 미치지 않도록 입력 전압도 정전 용량을 유지하도록 설계해야 합니다. 과전압이 우발적으로 부품을 손상시키는 것을 방지하려면 과전압 보호를 달성하기 위해 배전선과 접지 전위 사이에 방전관 및 배리스터와 같은 보호 장치를 통해 등전위를 설정해야 합니다.

• 접지 설계

전위 기준점이 있는 등가 전위 장치의 경우 접지선은 전위가 일정하지 않습니다. 미터를 사용하여 접지선의 지점 사이의 전위를 측정할 때 상대적으로 큰 차이가 관찰될 수 있으며, 이는 결국 회로가 작동할 때 오류를 일으킬 수 있습니다.

접지선에 의한 EMI의 주요 원인은 접지선의 임피던스에 있습니다. 접지선에 전류가 흐르면 전압이 발생하는데, 이는 실제로 접지 노이즈입니다. 이러한 전압을 구동하면 접지선에 루프 전류가 발생하여 접지 루프 간섭이 발생합니다. 두 회로가 동일한 접지선을 공통으로 사용하는 경우 공용 임피던스 커플링이 발생합니다.

접지 루프 간섭에 대한 솔루션에는 접지 루프 절단, 접지 루프 임피던스 추가 및 평형 회로 적용이 포함됩니다. 공용 임피던스 커플링을 무력화하는 방법은 공용 접지선의 임피던스 감소 또는 병렬 단일 지점 접지에 있습니다. 접지선 설계에 관한 구체적인 규칙은 다음과 같습니다.

ㅏ. 디지털 접지와 아날로그 접지 사이의 분리

회로 기판에서 아날로그 회로와 선형 회로를 모두 사용할 수 있는 경우 서로 격리해야 합니다. 저주파 회로는 단일 지점 병렬 접지에 더 의존해야 합니다. 실제 라우팅 과정에서 문제가 발생하면 병렬 접지 전에 직렬 접지를 부분적으로 구현할 수 있습니다. 고주파 회로는 다중점 직렬 접지에 의존하는 경향이 있으며 접지선은 짧고 굵어야 합니다. 고주파 부품 주변에 격자 모양의 동박을 대량으로 도포해야 합니다.

비. 접지선은 가능한 한 두꺼워야 합니다.

접지선은 PCB 허용전류의 2배 이상의 전류가 흐를 수 있도록 최대한 굵게 하여 내노이즈성을 높인다. 접지선을 만들기 위해 구리 주입이 적용되는 경우 죽은 구리를 피해야 합니다. 또한, 비슷한 기능을 하는 구리끼리는 굵은 리드선으로 연결하여 노이즈를 줄이면서 접지선의 품질을 확보해야 합니다.

씨. 접지선에 의해 형성된 폐루프 회로

디지털 회로만을 포함하는 회로 기판의 경우 접지 회로를 원형 루프로 설계하여 내노이즈성을 높일 수 있습니다.

PCB 레이어 및 EMC 설계

• 적절한 PCB 레이어 수

레이어 수 측면에서 단일 레이어 PCB, 이중 레이어 PCB 및 다층 PCB.

ㅏ. 단층 PCB 및 이중층 PCB는 중저밀도 라우팅 또는 저무결성 회로에 적용할 수 있습니다. 제조 비용 문제에 따라 대부분의 소비자 전자 제품은 단층 PCB 또는 이중층 PCB에 의존합니다. 그럼에도 불구하고 둘 다 구조의 결함으로 인해 많은 EMI를 생성하고 외부 간섭에도 민감합니다.

비. 다층 PCB는 고밀도 라우팅 및 고집적 칩 회로에 더 많이 적용되는 경향이 있습니다. 따라서 고밀도로 분포된 전자 부품으로 신호 주파수가 높을 경우 최소 4층 PCB를 선택해야 합니다. 다층 PCB 설계에서 전원면과 접지면은 특히 신호선과 접지선 사이의 거리를 줄여서 배치해야 합니다. 결과적으로 모든 신호의 루프 영역을 크게 줄일 수 있습니다. EMC의 관점에서 다층 PCB는 방사선을 효과적으로 줄이고 간섭 방지 기능을 향상시킬 수 있습니다.

• 단층 PCB 설계

단층 PCB는 일반적으로 수백 KHz의 저주파에서 작동합니다. 왜냐하면 완전한 폐쇄에 필요한 RF 회로 리턴 및 제어 조건의 부족과 같은 저주파 제한으로 인해 고주파의 많은 설계 조건이 제한되기 때문입니다. 피할 수 없는 자기 및 루프 안테나 문제. 따라서 단층 PCB는 정전기, 빠른 펄스, 복사 또는 전도 RF와 같은 RF 간섭에 민감한 경향이 있습니다. 단층 PCB 설계에서 신호 무결성 및 단자 매칭은 고려되지 않습니다. 먼저 전원 및 접지선 설계가 나온 다음 접지선 옆에 배치해야 하는 고위험 신호 설계입니다. 가까울수록 좋습니다. 마지막으로 다른 라인의 디자인이 나옵니다. 구체적인 설계 조치는 다음과 같습니다.
a. 전원 및 접지선은 주요 회로 신호 네트워크의 전원 박스 접지 지점을 따라 가야 합니다.
b. 추적은 하위 기능에 따라 라우팅되어야 하며 민감한 구성 요소와 해당 I/O 단자 및 커넥터에 대한 설계 요구 사항을 엄격하게 고려해야 합니다.
c. 중요한 신호 네트워크의 모든 구성 요소는 인접하게 배치되어야 합니다.
d. PCB가 여러 접지 지점을 요구하는 경우 해당 지점이 서로 상호 연결되어 있는지 확인하고 연결 방법 설계를 포함합니다.
e. 다른 라인 라우팅의 경우 RF 내성이 높은 라인은 RF 리턴 경로가 명확한 미니 패스 설계 방법을 사용해야 합니다.

• 이중/다층 PCB 설계

ㅏ. 키 전원 플레인은 커플링 커패시턴스가 생성된 해당 접지 플레인에 인접하게 배치되어야 합니다. PCB 디커플링 커패시터와 협력하여 주요 전력 평면은 우수한 필터링 효과를 획득하여 전력 평면의 임피던스 감소에 유리합니다.

비. 인접한 평면의 주요 신호는 신호 루프 확대를 중지하고 강렬한 복사를 줄이고 간섭 감도를 줄이기 위해 분할 영역을 가로질러 가는 것이 허용되지 않습니다.

씨. 클록 신호, 고주파 신호 및 고속 신호와 같은 주요 신호는 인접한 접지면을 필요로 합니다. 예를 들어 접지면에 인접한 신호면은 신호 루팅을 위한 최적의 평면으로 간주되어 신호 루프 영역과 차폐 방사를 줄일 수 있습니다.

디. 전원 평면은 일반적으로 20H 규칙을 준수하기 때문에 접지 평면보다 작아야 합니다.

PCB를 위한 EMC 설계는 기술, 지식 및 경험의 복잡성에서 비롯됩니다. 이 문서에 나열된 모든 설계 규칙은 엔지니어가 EMC 설계에서 첫 번째 성공을 거둘 수 있도록 기본적이고 개념적인 지침을 제공하는 것을 목표로 합니다. 사실, 우수한 EMC 설계를 위해서는 엔지니어가 보드 설계를 고려하여 가능한 한 많은 요소를 고려해야 하며 엔지니어는 이러한 요소가 무엇인지, 이에 어떻게 대응해야 하는지 알아야 합니다.

유용한 리소스:
• 가장 포괄적인 EMI 및 EMC 자동화 도구 소개
• 전자 제품 EMC 성능의 PCB 레이아웃 영향
• EMC 개선을 위한 PCB 파티셔닝 설계 규칙
• PCB 설계 무선 주파수 회로 및 전자기 호환성을 위한
• 노트북 PCB의 EMC를 보장하는 세 가지 설계 고려 사항
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작