SnSe₂ 전계효과 트랜지스터, 10⁴ 온/오프 비율 및 극성 전환 광전도성 달성

요약

박리된 소층 SnSe₂ 플레이크 기반 전계효과 트랜지스터(FET)를 제작하고 전기적, 광전기적 특성을 자세히 조사했습니다. 탈이온(DI) 물 한 방울의 도움으로 SnSe₂ FET는 1 V 바이어스 내에서 ~10⁴의 온/오프 비율을 달성했는데, 이는 초고농도 캐리어 밀도(10¹⁸/cm³)로 인해 SnSe₂에서 극히 어려웠던 일입니다. 또한 아임계값 스윙과 이동도가 300 K에서 각각 ~62 mV/decade, ~127 cm² V⁻¹ s⁻¹로 향상되었는데, 이는 액체 유전체 게이트의 효율적 차폐 효과 때문입니다. 흥미롭게도 SnSe₂ FET는 게이트 바이어스 의존적 광전도성을 보이며, 조명 하에서 캐리어 농도와 이동도 간의 경쟁이 광전도성 극성을 결정하는 핵심 역할을 합니다.

서론

양자 구속 효과로 인해 2차원(2D) 원자층 물질(ALM)은 3D 벌크 대응 물질과 매우 다르게 행동하며, 독특하고 매력적인 전자적, 광학적, 화학적, 자기적, 열적 특성을 나타냅니다. 2D ALM은 단일 원자 또는 소층 두께 한계에서 기초 물리 및 화학 연구를 위한 매력적인 플랫폼을 제공합니다. 또한 ALM은 다른 소자와 유연하게 통합될 수 있어 기존 물질로는 도달할 수 없는 새로운 기능 개발에 더 큰 여지를 줍니다. 지난 10년간 2D ALM은 센서, 에너지, 환경 등 분야에서 잠재적 응용이 널리 조사되었습니다.

최근 IV-VI 그룹의 중요한 일원인 이셀레나이드 주석(SnSe₂)이 많은 주목을 받고 있습니다. SnSe₂는 육방정계 CdI₂형 결정 구조를 가지며, Sn 원자가 육방 밀집된 두 층의 Se 원자 사이에 샌드위치된 구조로 공간군 p3̄m1을 가집니다. 전이 금속 다이칼코게나이드(TMD)와 달리 SnSe₂는 벌크부터 단일층까지 전체 두께 범위에서 간접 밴드 갭 특성을 가진 더 좁은 밴드 갭을 가지는데, 이는 MoS₂나 WS₂에서 Mo나 W의 d 전자와 달리 Sn의 외부 p 전자가 구조적 결합에 관여하기 때문입니다. SnSe₂는 열전, 상변이 메모리, 리튬 이온 배터리, 다양한 전자 논리 소자에서 우수한 특성이 조사되었습니다. 특히 SnSe₂는 더 높은 전자 친화도(5.2 eV)를 가져 터널링 전계효과 트랜지스터(FET) 제작에 특수 응용이 있습니다. Pan 등은 셀레늄 함량이 다른 기계적 박리 SnS₂₋ₓSeₓ 결정 기반 FET를 체계적으로 조사했습니다. 셀레늄 함량 x = 1.2 이상에서 드레인-소스 전류(I_d)를 완전히 끌 수 없음을 발견했습니다. 이후 Su 등은 300 K에서 높은 드라이브 전류(160 μA/μm)의 SnSe₂ MOSFET을 제작했으나 역시 'OFF' 상태가 없었습니다. SnSe₂ FET 소자에서 'OFF' 상태를 얻기 어려운 주된 이유는 초고전자 밀도(벌크 SnSe₂에서 10¹⁸ cm⁻³, MoS₂에서 10¹⁶ cm⁻³)입니다. 따라서 SnSe₂ FET에서 캐리어 수송을 효과적으로 변조하는 것은 어려운 과제입니다. Bao 등은 HfO₂를 백 게이트로, 폴리머 전해질을 상부 캡핑층으로 사용해 실온에서 I_d를 끄고 10⁴ 온/오프 비율을 얻었습니다. 그러나 Li⁺가 SnSe₂ 층간에 삽입되어 비가역적 구조 전이를 일으켜 성능이 여러 스위핑을 견디지 못했습니다. Guo 등은 SnSe₂ 플레이크를 6.6 nm로 얇게 해 -100 V 문턱 전압에서 10⁵ 온/오프 비율을 달성했으나 작동 온도가 78 K로 실용적이지 않습니다. FET에서 캐리어 변조를 강화하는 대안으로 HfO₂, Al₂O₃ 같은 고-k 유전체층을 상부 게이트로 증착하는 방법이 있으나, 높은 증착 온도가 SnSe₂ 층 특성을 변화시켜 소자 성능을 악화시킵니다. 고체 폴리머 전해질 게이트로 캐리어 밀도를 변조하는 것은 전해질과 반도체 계면에서 형성되는 전기 이중층(EDL)의 고효율 제어 덕분에 매력적입니다. 하지만 크고 무거운 이온의 느린 이동 과정으로 낮은 바이어스 스위핑 속도가 필요합니다. 따라서 SnSe₂ 캐리어를 변조하는 간단하고 효율적이며 실용적인 방법이 절실히 요구됩니다.

본 연구에서는 탈이온(DI) 물 한 방울만을 용액 상부 게이트로 사용해 300 K에서 채널 전류를 성공적으로 껐습니다. 게다가 1 V 미만의 작은 게이트 전압으로 ~4차 온/오프 비율에 도달했습니다. 더 놀랍게도 SnSe₂ 소자는 흥미로운 바이어스 의존적 음 및 양 광전도성을 보이며, 가능한 작동 메커니즘을 분석했습니다.

실험

SnSe₂ 플레이크는 고품질 벌크 결정에서 기계적 박리로 얻었습니다. 이를 100 nm SiO₂로 덮인 Si 웨이퍼에 전사했습니다. 상세한 박리 및 전사 방법은 Huang의 논문에 기술되어 있습니다. 전사 후 광학 현미경으로 선정된 플레이크를 식별하고, 원자력 현미경으로 정확한 두께를 측정했습니다. SnSe₂ FET는 표준 포토리소그래피로 제작했습니다. Ti/Au(5/50 nm) 접촉을 열증착으로 증착한 후 고진공(10⁻⁵ Pa)에서 200°C로 in situ 어닐링해 금속 접촉을 개선했습니다. DI 물 상부 게이트 FET의 경우, 소자에 추가 폴리머 층(폴리메틸 메타크릴레이트(PMMA) 타입 950 A5)을 증착했습니다(3000 rpm 스핀 코팅, 두께 ~400 nm, 180°C에서 2분 베이킹), UV 포토리소그래피로 패터닝해 물 방울과 소자 채널 간 접촉 창을 열었습니다.

전기적 특성 분석은 4-프로브 스테이션(Signatone)에서 Keithley 소스미터 2634B로 수행했습니다. 532 nm 파장 레이저 다이오드를 1 mW/mm² 전력 밀도로 광원으로 사용해 SnSe₂ FET의 광전 성능을 조사했습니다. 시간 응답은 오실로스코프 MDO3000으로 기록했습니다.

광학 이미지는 광학 현미경(XTZ-2030JX, CCD 카메라)으로 얻었습니다. 라만 스펙트럼은 실온에서 532 nm 레이저 여기로 Renishaw in Via 라만 현미경으로 측정했습니다. AFM 특성 분석은 Bruker Multimode 8 현미경으로 수행했습니다.

결과 및 논의

그림 1a는 SnSe₂ FET 소자 개요도입니다. 접촉은 PMMA(타입 950 A5) 층으로 덮여 상부 게이트(피펫으로 떨어뜨린 DI 물 방울)와 전기적으로 격리됩니다. 소자는 상부 게이트 전압(V_tg)을 물 방울과 접촉한 전극에 인가하거나 백 게이트 전압(V_bg)을 SiO₂ 지지체를 통해 인가해 게이팅할 수 있습니다. 패터닝된 전극이 있는 SnSe₂ 플레이크의 광학 이미지는 그림 1b에 나와 있습니다. 소스-드레인 간격은 약 2 μm입니다. 라만 분광법으로 SnSe₂ 물질을 특성화했습니다(그림 1c). 187 cm⁻¹과 112 cm⁻¹의 지문 피크는 각각 평면 외 A₁g 모드와 평면 내 E_g 모드에 해당하며 타 보고와 잘 일치합니다. 그러나 라만 피크 위치로 SnSe₂ 두께를 결정하기는 어렵습니다. MoS₂와 달리 라만 피크 위치의 두께 의존적 특성이 명확하지 않기 때문입니다. 따라서 원자력 현미경(AFM)으로 플레이크 두께를 직접 측정했습니다. 그림 1d에 보인 바와 같이 SnSe₂ 플레이크 두께는 약 34 nm입니다.

SnSe₂ 포토트랜지스터 소자 개요와 SnSe₂ 플레이크 기본 특성. a SnSe₂ 전계효과 트랜지스터 소자 개요도. b 연구 중인 소스와 드레인 전극을 각각 S, D로 표시한 SnSe₂ 플레이크 광학 이미지. c SnSe₂ 플레이크 라만 스펙트럼. d AFM 측정에서 그림 1b의 검은 점선에서 추출한 높이 프로파일.

어두운 조건에서 다양한 백 게이트 전압 하 FET 소자의 출력 곡선은 그림 2a에 나와 있습니다. I_d-V_ds의 선형적이고 대칭적인 관계는 Ti/Au 전극과 SnSe₂ 채널 간 옴 접촉을 보여줍니다. 그림 2a에서 백 게이트 전압에 의한 SnSe₂ 전도도 변조 효과가 매우 미미함을 알 수 있습니다. 게이트 전압 30과 -30 V에서 V_ds 50 mV 시 I_d 비율은 1.15에 불과합니다. 백 게이트 전압 -30 V에서 V_ds 5 mV 시 I_d는 ~1.47 μA로 백 게이트 전압으로 끌 수 없습니다. 게이트 전압을 100 V까지 늘려도 SnSe₂의 초고농도 캐리어에 의한 게이트 전위 차폐로 채널을 오프 상태로 만들 수 없습니다. 이는 이전 Pan과 Su의 작업에서 보고되었습니다. 반도체 이론에 따라 금속-절연체-반도체(MIS) 구조의 공핍 폭 W를 대략 추정할 수 있는데, W = (2ε_r ε_0 φ_s / e N_D)^(1/2)로 결정되며, φ_s는 표면 전위, N_D는 도너 불순물 농도, ε_0와 ε_r은 진공 및 상대 유전율입니다. φ_s, ε_r, N_D를 1 V, 9.97, 1×10¹⁸/cm³로 보수적으로 대입하면 공핍 폭 W는 약 22 nm로 우리 SnSe₂ 플레이크 두께(34 nm)보다 훨씬 작습니다. 따라서 백 게이트 변조로 전자를 공핍시킬 수 없음을 쉽게 이해할 수 있습니다.

어두운 조건에서 측정된 SnSe₂ FET 출력 및 전달 특성. 다양한 백 게이트 전압 V_bg에서 I_d 대 V_sd 특성(a), 다양한 상부 게이트 전압 V_tg에서 선형 스케일(b) 및 반로그 스케일(c)로 I_d 대 V_sd 특성. V_sd를 2 mV에서 10 mV까지 2 mV 단계로 변화시킨 SnSe₂ FET의 I_d 대 V_tg 특성을 반로그 스케일로 그린 것, 인셋은 선형 스케일 I_d-V_tg 특성(d).

반면 DI 물을 상부 게이트로 사용할 때 I_d-V_ds 곡선은 작은 게이트 바이어스에서도 효율적 변조를 보입니다(그림 2b). 게이트 전압 0.4 V와 -0.8 V 사이의 전류 비율이 10³ 이상으로, 반로그 스케일 그림 2c에서 더 명확히 보입니다. 상부 게이트를 사용한 SnSe₂ FET 전달 곡선은 그림 2d에 나와 있으며 전형적인 n형 전도 거동을 보입니다. 전압 스캔은 음에서 양 방향으로 10 mV/s 속도로 진행했습니다. 이온 액체나 고체 전해질의 전기 이중층(EDL)은 높은 정전 용량을 가지며 2D 및 층상 물질에서 매우 효율적인 전하 결합을 달성하는 데 사용될 수 있습니다. 그러나 크고 무거운 이온으로 인한 느린 전하 이동 과정은 게이트-채널 계면에서 평형을 유지하기 위해 낮은 바이어스 스캔 속도를 요구합니다. 반면 DI 물을 유전체층으로 사용하면 H⁺와 OH⁻ 이온 모두 크기와 질량이 작고 물의 점성이 낮습니다. 따라서 물-반도체 계면의 이중층을 통한 DI 물 게이팅은 이온 액체 게이팅이나 고체 전해질 게이팅보다 훨씬 높은 전압 스위핑 속도를 지원하고 더 빠르게 반응합니다. 인셋은 선형 스케일로 그린 I_d-V_tg 특성입니다. 주목할 점은 DI 물 상부 게이트가 SnSe₂ FET의 트랜스컨덕턴스 특성을 크게 향상시킨다는 것입니다. V_tg가 -0.8에서 0.4 V로 변할 때 I_d는 9.5×10⁻¹¹에서 7.6×10⁻⁷ A로 변하며 온/오프 전류 비율 ~10⁴을 달성합니다. 전달 특성에서 계산된 아임계값 스윙은 ~62 mV/decade입니다. 이 값들은 층상 금속 칼코게나이드 FET 소자의 실용적 저전압 작동에 충분합니다. 이동도 μ는 다음 식으로 계산할 수 있습니다: μ = (dI_d/dV_g) · (L / W C_H2O V_sd), 여기서 L과 W는 채널 길이와 너비(L=2 μm, W=5 μm), C_H2O는 DI 물 게이트 단위 면적당 정전 용량입니다. 여기서 C_H2O 정전 용량은 348 nF/cm²로 측정되었습니다(상세 계산은 보충 자료 Additional file 1: Figure S1a, b 참조). 얻어진 전자 이동도는 127 cm²/Vs로 다른 소층 2D 물질과 비교해 꽤 우수합니다. DI 물을 유전체층으로 하는 상부 게이트로 실현된 실질적 변조 효과 향상은 Huang의 작업에서도 보고된 바 있습니다. 그들은 DI 물 게이트를 SnS₂, MoS₂, BP 플레이크에 적용해 높은 온/오프 비율, 이상적 아임계값 스윙, 우수한 이동도를 달성했습니다. 이들은 이러한 개선을 플레이크를 주변 흡착물로부터 완벽히 차폐하고 고-k 유전체(ε_r(H2O)=80)로 계면 상태를 패시베이션한 덕분으로 돌렸습니다. DI 물이 제공하는 패시베이션과 차폐 효과는 HfO₂나 Al₂O₃ 같은 다른 기존 고유전체 물질과 유사합니다. 또한 DI 물과 SnSe₂ 간의 플레이크 가장자리를 통한 효과적 결합이 두꺼운 플레이크에서도 높은 온/오프 비율 달성에 중요한 역할을 하는 것으로 보입니다. SiO₂ 백 게이팅과 비교해 DI 물 게이팅은 전기장 거리를 효과적으로 줄일 수 있습니다(수백 nm에서 1 nm 미만으로), 따라서 문턱 게이트 전압도 수십 볼트에서 1 V 미만으로 감소했습니다. 그림 2d 인셋 이미지에서 V_tg ≈ 0.4 V 부근의 작은 전류 점프는 DI 물의 좁은 전기화학적 창으로 인한 전기분해 때문일 가능성이 있습니다. 이는 Huang의 작업에서 보고되었습니다.

백 게이트 또는 상부 게이트로 제어된 SnSe₂ FET의 시간 의존적 광전 응답은 그림 3에 나와 있습니다. 흥미롭게도 SnSe₂ FET는 백 게이트를 통한 SiO₂ 또는 상부 게이트를 통한 DI 물 게이팅에 관계없이 음 게이팅에서 양 광전류, 양 게이팅에서 음 광전류를 보입니다. 그림 3a에서 음 백 게이트 전압이 증가함에 따라 광전류 크기가 증가함을 볼 수 있습니다. 백 게이트 전압 -80 V에서 상대적 광전도도(Δσ/σ₀로 정의, σ₀는 암전도도, Δσ는 σ와 σ₀의 차이)는 5%입니다. DI 물을 상부 게이트로 사용할 때 그림 3b와 유사한 경향을 보입니다. 상부 게이트 전압 -0.4 V에서 상대적 광전도도는 6%에 도달할 수 있습니다. 그러나 두 게이팅 간 응답 시간 차이가 뚜렷합니다. SiO₂ 유전체 백 게이팅의 경우 상승 에지 응답 시간이 약 30 s입니다. DI 물 유전체 상부 게이팅의 경우 응답 시간이 1.7 s에 불과합니다. 여기서는 10-90% 상승 시간(또는 10-90% 하강 시간)을 응답 시간으로 정의합니다. DI 물 게이팅의 훨씬 빠른 응답 속도는 불순물이나 흡착물 산란의 효과적 차폐로 인한 더 높은 캐리어 이동도(127 cm²/Vs)와 관련이 있어야 합니다. 흥미롭게도 게이트 전압이 양수일 때 SnSe₂ 박음은 그림 3c, d와 같이 음 광전도도(NPC)를 보입니다. SnSe₂ FET의 게이트 의존적 양극성 광전도성이 게이트와 소스 간 누설 전류에 의해 유도되지 않음을 강조해야 합니다. 양 또는 음 게이트 바이어스 적용 시 누설 전류 I_g를 측정했습니다(Additional file 1: Figure S2 참조). I_g의 부호는 V_gs 방향을 따르며 드레인-소스 광전류(I_d)의 부호와 정확히 반대입니다. 게다가 I_g 크기는 I_d보다 훨씬 작아 영향이 무시 가능합니다. H₂O 유전체를 가진 SnSe₂ FET의 NPC에는 양 광전도도(PPC)와 구별되는 두 가지 특징이 있습니다. 하나는 양 V_tg 게이팅 시 상대적 광전도도 절대값(~20%)이 음 V_tg 게이팅 시(6%)보다 현저히 크다는 점입니다. 다른 하나는 양 V_tg에서 SnSe₂ FET가 음 V_tg(1.7 s)보다 훨씬 긴 응답 시간(~30 s)을 보인다는 점입니다.

V_sd = 5 mV 바이어스 시 다양한 음 백 게이트 전압 V_bg(a), 음 상부 게이트 전압 V_tg(b), 양 백 게이트 전압 V_bg(c), 양 상부 게이트 전압 V_tg(d)에서 SnSe₂ FET 광응답의 시간 의존성.

음 광전도도(NPC) 현상은 탄소 나노튜브, InAs 나노와이어, ZnSe 나노와이어 등 여러 반도체 나노구조에서 보고되었습니다. 산소 분자 흡착과 광탈착이 보통 NPC 효과의 원인으로 제시됩니다. 그러나 그러한 설명은 우리 SnSe₂ 시스템에 적용되지 않습니다. 산소 탈착은 더 높은 전자 농도와 전도도만 초래하기 때문입니다. SnSe₂에서 NPC 효과와 NPC와 PPC의 공존을 이해하기 위해 조명 하 SnSe₂ FET의 I_d-V_tg 곡선을 측정했습니다(그림 4). 명확한 비교를 위해 어두운 조건의 전달 곡선도 추가했습니다. 장치가 양극성 광전도성을 보이며 게이트 전압으로 전환될 수 있음을 알 수 있습니다. 조명 하와 어두운 조건의 전달 곡선이 게이트 전압 0 V 근처에서 거의 교차합니다. 따라서 장치는 음 게이트 바이어스에서 양 광전도성, 양 게이트 바이어스에서 음 광전도성을 보이며 이는 그림 3 결과와 일치합니다. 잘 알려진 바와 같이 전도도 σ는 σ = neμ로 결정되며, n, e, μ는 각각 캐리어 농도, 전자 전하, 이동도입니다. 따라서 전도도는 캐리어 농도와 이동도의 곱으로 결정됩니다. 조명 하 전달 곡선에서 영 게이트 전압을 가로지르는 트랜스컨덕턴스 g_m 변화는 이동도 변화를 암시합니다. 전달 곡선에서 조명 및 어두운 상태의 이동도를 계산할 수 있습니다(표 1, 2 참조). 어두운 상태 SnSe₂ 이동도는 약 70 cm²/Vs인 반면 조명 하 이동도는 두 값이 있습니다: 음 게이트 바이어스에서 약 60 cm²/Vs, 양 게이트 바이어스에서 ~4 cm²/Vs. 음 V_tg에서 조명과 어두운 상태 이동도는 거의 같지만 조명 하 캐리어 농도가 어두운 상태보다 큽니다. 따라서 장치는 양 광전도성을 보입니다. 양 V_tg에서 이동도는 음 V_tg 경우보다 한 자릿수 이상 작고, 이동도 감소가 캐리어 농도 증가를 초과해 광전도도 진화를 지배합니다. 따라서 양 광전도성 대신 순 음 광전도도가 발생합니다.

조명 하와 어두운 조건에서 SnSe₂ FET의 I_d-V_tg 특성.

Pai-Chun Wei 등은 작고 간극이 작은 퇴화된 InN 박막에서 NPC 효과를 발견하고 심각한 산란을 일으키는 대전 재결합 중심에 의한 이동도 저하로 귀착시켰습니다. 이는 우리 SnSe₂ 시스템에도 적용될 수 있습니다. 하지만 게이팅 바이어스가 음에서 양 전압으로 스캔될 때 이동도가 감소하는 이유는 명확하지 않습니다. 우리는 이 현상이 일부 밴드 갭 내 상태에서 기인한다고 믿습니다. 밴드 갭 내 상태는 Se 결함 같은 점 결함으로 인해 발생할 수 있습니다. 조명 하 E_f 아래의 밴드 갭 내 상태가 일부 광생성 정공을 포획해 양전하 산란 중심이 됩니다. V_tg가 음에서 양 바이어스로 스캔됨에 따라 E_f 아래로 떨어지는 더 많은 밴드 갭 내 상태가 대전 산란 중심이 되어 이동도 저하를 초래합니다. NPC 메커니즘을 완전히 이해하기 위해 추가 연구가 필요합니다.

결론

요약하자면, 단일 결정에서 박리된 SnSe₂ 플레이크 기반 SnSe₂ 전계효과 트랜지스터(FET)를 제작했습니다. 물 한 방울을 상부 유전체 게이트로 사용해 ~10⁴의 높은 전류 차단 비율로 소자를 성공적으로 껐습니다. SiO₂ 유전체 게이트와 비교해 DI 물은 300 K에서 이상적 아임계값 스윙 ~62 mV/decade와 우수한 전자 이동도 ~127 cm² V⁻¹ s⁻¹로 SnSe₂ FET 수송 거동을 현저히 개선했습니다. 특히 SnSe₂ FET는 상부 게이트 바이어스가 -0.4에서 +0.4 V로 스캔될 때 양극성 광전도성을 보입니다. 극성은 게이트 전압 부호로 전환될 수 있습니다. 음 게이트 바이어스에서 양 광전도성은 캐리어 농도 증가에 의해 지배됩니다. 양 바이어스에서 음 광전도성은 이동도의 급격한 저하로 인해 발생합니다. 캐리어 농도와 이동도 간의 경쟁이 광전도도 진화를 결정합니다. 본 연구에서 제시된 간편한 용액 게이트 방법으로 SnSe₂ FET는 우수한 전기적 특성을 보일 뿐만 아니라 흥미로운 극성 전환 광전도성을 제시해 고성능 광전자 소자를 위한 새로운 변조 방식을 열어줍니다.

약어

2D:

2차원

AFM:

원자력 현미경

ALMs:

원자층 물질

DI:

탈이온

FETs:

전계효과 트랜지스터

MIS:

금속-절연체-반도체

NPC:

음 광전도도

PMMA:

폴리메틸 메타크릴레이트

PPC:

양 광전도도

TMDs:

전이 금속 다이칼코게나이드