SnSe2 전계 효과 트랜지스터는 박리된 소수층 SnSe2를 기반으로 제작되었습니다. 플레이크 및 그 전기적 및 광전 특성이 자세히 조사되었습니다. 탈이온수(DI) 한 방울의 도움으로 SnSe2 FET는 최대 ~ 10
4
의 온/오프 비율을 달성할 수 있습니다. SnSe2에 대해 극도로 어려운 1 V 바이어스 이내 매우 높은 캐리어 밀도로 인해(10
18
/cm
3
). 또한 하위 임계값 스윙과 이동성은 모두 ~ 62 mV/decade 및 ~ 127 cm
2
로 향상되었습니다. V
−1
s
−1
300 K에서 이는 액체 유전체 게이트에 의한 효율적인 스크리닝의 결과입니다. 흥미롭게도 SnSe2 FET는 게이트 바이어스 종속 광전도성을 나타내며, 여기서 캐리어 농도와 조명 하에서의 이동성 간의 경쟁이 광전도성의 극성을 결정하는 데 중요한 역할을 합니다.
섹션>
소개
양자 구속 효과로 인해 2차원(2D) 원자 층 재료(ALM)는 3D 벌크 재료와 매우 다르게 작동하여 독특하고 매혹적인 전자, 광학, 화학, 자기 및 열 특성을 나타냅니다[1]. 2D ALM은 단일 원자 또는 몇 층 두께의 한계에서 기본적인 물리 및 화학 연구를 위한 매력적인 플랫폼을 제공합니다. 또한 ALM은 다른 장치와 유연하게 통합될 수 있어 기존 재료의 범위를 넘어 새로운 기능을 개발할 수 있는 더 큰 공간이나 자유를 제공할 수 있습니다. 지난 10년 동안 2D ALM은 센서, 에너지 및 환경과 같은 분야에서 광범위하게 조사되었으며 잠재적인 응용 프로그램을 발견했습니다[2, 3].
최근에 IV-VI 그룹의 중요한 구성원으로서 tin diselenide(SnSe2 )가 많은 주목을 받았다. SnSe2 육각형 CdI2가 있습니다. -유형 결정 구조, Sn 원자가 육각형으로 채워진 Se 원자의 두 층에 의해 끼워져 있고 공간 그룹 \( \mathrm{p}\overline{3}\mathrm{m}1 \) [4]. 전이 금속 디칼코게나이드(TMD)와 달리 SnSe2 MoS2에서 Mo 또는 W의 d 전자와 달리 구조적 결합에 관여하는 Sn의 외부 p 전자로 인해 벌크에서 단층까지 전체 두께 범위 내에서 간접적인 밴드 갭 특성을 갖는 더 좁은 밴드 갭을 갖는다2 또는 WS2 [5]. SnSe2 열전, 상변화 메모리, 리튬 이온 배터리 및 다양한 전자 논리 장치에서 우수한 특성을 갖는 것으로 조사되었습니다[4, 6,7,8,9]. 특히 SnSe2 더 높은 전자 친화도(5.2 eV)를 가지므로 터널링 전계 효과 트랜지스터(FET) 제조에 특별한 응용이 있습니다[9,10,11]. Panet al. 기계적으로 박리된 SnS2 − x를 기반으로 FET를 체계적으로 조사했습니다. Sex 셀레늄 함량이 다양한 결정체 [12]. 그들은 드레인-소스 전류(Id ) Se 콘텐츠가 x에 도달하면 완전히 끌 수 없습니다. =1.2 이상. 나중에 Su et al. SnSe2를 제작했습니다. 300 K에서 높은 구동 전류(160 μA/μm)를 갖고 "OFF" 상태가 없는 동일한 결과를 갖는 MOSFET[13]. SnSe2의 "OFF" 상태를 얻기 어려운 주된 이유 FET 소자는 초고전자밀도(10
18
cm
−3
대량 SnSe2 , 10
16
과 비교 cm
−3
MoS2에서 ) [14, 15]. 따라서 SnSe2에서 캐리어 전송의 효과적인 변조 FET는 도전적인 직업입니다. Bao et al. 성공적으로 나를 끕니다. d 10
4
의 켜짐/꺼짐 비율을 얻었습니다. HfO2 사용 시 실온에서 고분자 전해질의 상부 캡핑 층과 결합된 백 게이트로. 그러나 SnSe2의 성능은 Li
+
로 인한 되돌릴 수 없는 구조적 전환으로 인해 여러 번의 청소에서 살아남을 수 없습니다. SnSe2의 중간층으로 삽입 [16]. Guo et al. 10
5
의 더 높은 전류 온/오프 비율 달성 SnSe2를 얇게 하여 임계 전압이 - 100 V인 경우 6.6 nm까지 플레이크 [17]. 그러나 작업 온도는 78 K에 불과하여 실제 적용에 편리하지 않습니다. FET에서 캐리어 전송의 변조를 향상시키는 다른 방법은 HfO2와 같은 고유전율 유전층을 탑 게이트로 증착하는 것입니다. 및 Al2 O3 [18, 19]. 그러나 높은 증착 온도는 SnSe2의 속성을 변경합니다. 층을 형성하고 장치 성능을 더욱 악화시킵니다. 고체 고분자 전해질 게이트를 사용하여 캐리어 밀도를 조절하는 것은 전해질과 반도체 사이의 계면에 형성된 전기 이중층(EDL)을 매우 효율적으로 제어하기 때문에 매력적인 방법입니다[20,21,22]. 그러나 느린 이온 마이그레이션 프로세스에는 낮은 바이어스 스위핑 속도가 필요합니다. 따라서 SnSe2의 캐리어를 변조하는 간단하고 효율적이며 실용적인 방법 매우 까다롭습니다.
이 작업에서 우리는 한 방울의 탈이온수(DI)만을 솔루션 탑 게이트로 사용하고 300 K에서 채널 전류를 성공적으로 차단했습니다. 게다가 온/오프 비율은 작은 게이트 전압으로 제어되는 ~ 4 차수에 도달할 수 있습니다. 1 V 미만. 더욱 놀라운 것은 SnSe2 이 장치는 가능한 작동 메커니즘이 분석된 흥미로운 바이어스 종속 음수 및 양수 광전도성을 나타냅니다.
섹션>
실험
SnSe2 박편은 기계적 박리에 의해 고품질 벌크 결정에서 얻어졌습니다. 그런 다음, 100 nm SiO2로 덮인 Si 웨이퍼로 옮겼습니다. . 자세한 박리 및 전사 방법은 Huang의 논문[23]에 설명되어 있습니다. 전사 후 광학현미경을 이용하여 선별된 플레이크를 식별하고 원자력현미경으로 정확한 두께를 측정하였다. SnSe2 FET는 표준 포토리소그래피로 제작되었습니다. Ti/Au(5/50 nm) 접촉은 열 증발기에 의해 증착된 후 고진공(10
−5
Pa) 금속 접촉을 개선합니다. DI water top-gated FET의 경우 추가 폴리머 층(폴리메틸 메타크릴레이트(PMMA) 유형 950 A5)이 장치에 증착되었습니다(3000 rpm에서 스핀 코팅, 두께 ~400 nm), 180 °C에서 2분 동안 베이킹, 물방울과 장치 채널 사이의 접촉을 위한 창을 열기 위해 UV 포토리소그래피로 패턴화되었습니다.
전기적 특성화는 4개 프로브 스테이션(Signatone)에서 Keithley 소스미터 2634B에 의해 수행되었습니다. 532 nm의 파장을 가진 레이저 다이오드는 1 mW/mm
2
의 출력 밀도를 가진 광원으로 사용되었습니다. SnSe2의 광전 성능을 조사하기 위해 FET. 시간 응답은 오실로스코프 MDO3000으로 기록되었습니다.
광학 현미경(CCD 카메라가 장착된 XTZ-2030JX)을 사용하여 광학 이미지를 얻었다. 라만 스펙트럼은 532nm 레이저 여기를 사용하여 실온에서 Via Raman Microscope의 Renishaw에서 수행되었습니다. AFM 특성은 Bruker Multimode 8의 현미경으로 촬영했습니다.
섹션>
결과 및 토론
그림 1a는 SnSe2의 개략도를 보여줍니다. FET 소자. 접점은 PMMA(유형 950 A5) 층으로 덮여 있어 피펫에서 떨어지는 DI 물 한 방울로 구성된 상단 게이트와 전기적으로 분리됩니다. 디바이스는 탑 게이트 전압(Vtg ) DI 물방울 또는 백 게이트 전압(V)과 접촉하는 전극에 적용 bg ) SiO2를 통해 적용 지원하다. SnSe2의 광학 이미지 패턴화된 전극이 있는 플레이크가 그림 1b에 나와 있습니다. 소스-드레인 갭은 약 2 μm입니다. SnSe2를 특성화하기 위해 라만 분광법이 사용되었습니다. 그림 1c와 같이 재료. 지문은 187 cm
−1
에서 정점을 찍습니다. 및 112 cm
−1
면외 A에 해당 1g 모드 및 인플레인 Eg 다른 사람의 보고서와 잘 일치하는 모드입니다. 그러나 SnSe2의 두께를 결정하기가 어렵습니다. 라만 봉우리의 위치에서. MoS2와 달리 , 라만 피크 위치의 두께 종속 특성은 명확하지 않습니다[24,25,26]. 그래서 우리는 플레이크 두께를 직접 측정하기 위해 AFM(Atomic Force Microscopy)을 채택했습니다. 그림 1d와 같이 SnSe2의 두께는 플레이크는 약 34 nm입니다.