저항 변화 메모리(RRAM): 소재, 스위칭, 성능, MLC 저장, 모델링, 실용 응용

초록

본 원고에서는 높은 속도, 저비용, 향상된 저장 밀도, 다양한 분야로의 잠재적 응용, 뛰어난 확장성으로 인해 가장 눈에 띄는 차세대 메모리 기술 중 하나로 여겨지는 저항 변화 메모리(RRAM) 기술의 최근 진전을 종합적으로 검토합니다. 먼저 차세대 메모리 기술 분야에 대한 간략한 개요를 제공합니다. RRAM의 소재 특성, 저항 스위칭 메커니즘, 전기적 특성을 논의합니다. 또한 내구성, 보존성, 균일성, 동작 온도와 랜덤 텔레그래프 노이즈(RTN)의 영향 등 다양한 이슈를 자세히 다룹니다. 저장 밀도 증가와 저비용 달성에 매력적인 RRAM의 다층 셀(MLC) 저장 능력에 대한 논의를 제시합니다. 신뢰성 있는 MLC 동작을 위한 다양한 동작 방식과 그 물리적 메커니즘을 제공합니다. 또한 다양한 인기 RRAM 모델의 스위칭 방법론과 전류-전압 관계에 대한 상세한 설명을 다룹니다. 보안, 뉴로모픽 컴퓨팅, 비휘발성 로직 시스템 등 다양한 분야로의 RRAM 전망 응용을 간략히 다룹니다. 본 리뷰 논문은 RRAM의 도전 과제와 미래 전망에 대한 논의로 마무리합니다.

서론

RAM(Random Access Memory)은 휘발성 또는 비휘발성일 수 있습니다. 휘발성 메모리는 전원 공급을 제거하면 이전에 저장된 데이터를 잃으며, 이는 동적 램(DRAM)과 정적 램(SRAM)의 경우입니다. 비휘발성 메모리의 경우, 이전에 저장된 내용이 전원 제거 후에도 유지됩니다. 플래시 메모리는 비휘발성 메모리의 대표적인 예입니다. 메모리 기술은 장단점을 결합해 더 높은 성능을 달성합니다. 예를 들어 컴퓨터 시스템에 사용되는 DRAM은 높은 용량과 밀도를 가지지만 휘발성이라 몇 밀리초마다 리프레시가 필요합니다. 이 리프레시로 인해 기기의 에너지 소비가 증가하는데 이는 바람직하지 않습니다. 반면 SRAM은 빠르지만 DRAM처럼 휘발성입니다. 또한 SRAM 셀 크기가 더 커 대규모 구현을 방해합니다. 플래시 메모리는 기본적으로 각 메모리 셀에 부유 게이트가 추가된 금속-산화막-반도체 전계효과 트랜지스터(MOSFET)로 구성되며, 저비용과 고밀도로 인해 특히 임베디드 응용 분야에서 광범위하게 사용됩니다. 메모리 셀 구성 방식에 따라 플래시 메모리는 NOR 플래시와 NAND 플래시로 분류됩니다. NOR 플래시에서는 셀이 비트 라인과 병렬로 연결되어 개별적으로 읽고 프로그래밍합니다. 이는 CMOS NOR 게이트 아키텍처의 트랜지스터 병렬 연결과 유사합니다. NAND 플래시의 경우 셀이 비트 라인과 직렬로 연결되어 CMOS NAND 게이트 아키텍처와 유사합니다. 직렬 연결이 병렬 연결보다 공간을 덜 차지하므로 NAND 플래시의 비용이 절감됩니다. 그러나 두 유형의 플래시 메모리 모두 낮은 동작 속도(쓰기/지우기 시간: 1ms/0.1ms), 제한된 내구성(10⁶ 쓰기/지우기 사이클), 높은 쓰기 전압(> 10V) 등 여러 단점을 겪습니다.

위에서 언급한 DRAM, SRAM, 플래시 메모리 기술은 모두 전하 저장 기반 메모리입니다. DRAM은 커패시터에 전하 형태로 정보를 저장하고, SRAM은 크로스 커플드 인버터의 노드에 전하를 저장하며, 플래시 메모리 기술은 트랜지스터의 부유 게이트를 이용해 전하를 저장합니다. 이러한 기존 전하 저장 기반 메모리 기술은 현재 10nm 노드 이하로 축소하는 데 어려움을 겪고 있습니다. 이는 나노스케일에서 저장된 전하의 손실로 인해 성능, 신뢰성, 노이즈 마진이 저하되기 때문입니다. 또한 DRAM의 큰 리프레시 동적 전력과 SRAM 및 DRAM의 누설 전력은 미래 메모리 계층 설계에 심각한 도전을 안겨줍니다.

따라서 기존 메모리 계층에 혁명을 일으키기 위해 주로 산업계에서 적극적으로 연구 개발되는 새로운 클래스의 메모리, 즉 차세대 메모리 기술이 개발되고 있습니다. 이 차세대 메모리 기술은 SRAM의 스위칭 속도, DRAM에 준하는 저장 밀도, 플래시 메모리의 비휘발성을 통합하는 것을 목표로 하며, 미래 메모리 계층의 매우 매력적인 대안이 되고 있습니다.

이상적인 메모리 장치로 분류되려면 다음 특성을 가져야 합니다: 낮은 동작 전압(<1V), 긴 사이클 내구성(>10¹⁷ 사이클), 향상된 데이터 보존 시간(>10년), 낮은 에너지 소비(fJ/bit), 우수한 확장성(<10nm). 그러나 현재까지 이러한 이상적 특성을 모두 만족하는 단일 메모리는 없습니다. 정보를 저장하기 위해 전하 변화가 아닌 저항 변화를 이용하는 다양한 차세대 메모리 기술이 이러한 이상적 메모리 특성의 일부를 충족하기 위해 적극적으로 연구되고 있습니다. 이들은 다음과 같습니다: (i) 상변화 메모리(PCM), (ii) 스핀 토크 전이 자기 저항 메모리(STT-MRAM), (iii) 저항 변화 메모리(RRAM). 상변화 메모리에서 스위칭 매질은 칼코게나이드 소재(일반적으로 Ge₂Sb₂Te₅, GST)로 구성됩니다. PCM은 결정상과 비정질상 간의 저항 차이를 이용해 효율적인 데이터 저장 능력을 구현합니다. 결정상은 소자의 저저항 상태(LRS) 또는 ON 상태를 나타내며, 비정질상은 고저항 상태(HRS) 또는 OFF 상태를 나타냅니다. SET 동작은 일반적으로 로직 값 '1'을 저장하는 LRS에 해당하며, RESET 동작은 소자에 로직 값 '0'을 저장하는 HRS에 해당합니다. SET 동작에서는 전압 펄스 인가 시 PCM을 결정화 온도 이상으로 가열하고, RESET 동작에서는 셀에 더 큰 전류를 흘린 후 급격히 차단해 소재를 녹였다가 급랭시켜 비정질 상태를 만듭니다.

스핀 토크 전이 자기 저항 메모리에서 저장 능력은 자기 터널 접합(MTJ)에 기인합니다. MTJ는 두 강자성 층과 그 사이에 샌드위치된 터널링 유전체로 구성됩니다. 기준 층의 자화 방향은 고정되어 있으며, 외부 전자기장 인가로 자유 강자성 층의 자화 방향을 변경할 수 있습니다. 기준 층과 자유 층의 자화 방향이 같으면 MTJ는 LRS 상태입니다. MTJ가 HRS 상태가 되려면 두 강자성 층의 자화 방향이 반평행해야 합니다. RRAM은 두 금속(M) 전극 사이에 절연층(I)이 샌드위치된 구조입니다. RRAM은 두 전극 사이의 절연체에서 전도성 필라멘트의 형성과 파열에 의존해 각각 LRS와 HRS에 대응합니다.

기존 및 차세대 메모리 기술의 상세 비교는 표 1에 나와 있습니다. 표에서 알 수 있듯 STT-MRAM과 PCM은 SRAM보다 작은 면적의 장점이 있습니다. STT-MRAM은 빠른 쓰기/읽기 속도, 긴 내구성, 낮은 프로그래밍 전압을 제공하는 반면, PCM은 긴 쓰기 지연 시간의 단점이 있습니다. RRAM은 플래시보다 낮은 프로그래밍 전압과 빠른 쓰기/읽기 속도를 가지며 플래시 메모리의 잠재적 대체재로 여겨집니다. 모든 차세대 메모리 기술 후보 중 RRAM은 쉬운 제조, 단순한 금속-절연체-금속(MIM) 구조, 뛰어난 확장성, 나노초 속도, 긴 데이터 보존, 현재 CMOS 기술과의 호환성 등 중요한 장점을 가지며 미래 디지털 메모리의 경쟁력 있는 솔루션을 제공합니다. RRAM의 가장 중요한 장점은 그림 1에 나와 있습니다.

본 논문에서는 RRAM 기술의 최근 진전과 상세한 개요를 제시합니다. 스위칭 소재 검토와 스위칭 모드 분류, 스위칭 메커니즘 상세 내용은 '저항 변화 메모리(RRAM)' 섹션에서 다룹니다. 'RRAM 성능 지표' 섹션에서는 RRAM의 다양한 성능 지표를 강조합니다. '다층 저항 변화 메모리(RRAM)' 섹션에서는 RRAM의 다층 셀(MLC) 특성과 다양한 MLC 동작 방식 및 물리적 메커니즘을 분석합니다. 'RRAM 소자 모델링' 섹션에서는 RRAM 소자 모델링에 대한 상세한 논의를 제시합니다. 'RRAM 응용' 섹션에서는 RRAM의 다양한 응용을 논의합니다. 마지막으로 '도전 과제와 미래 전망' 섹션에서 RRAM의 도전 과제와 미래 전망을 제시합니다. 본 리뷰 원고 작성을 위해 참고한 논문의 카테고리별 분포는 그림 2에 나와 있습니다.

저항 변화 메모리(RRAM)

저항 스위칭 소재

일부 절연체에서 인가된 전기장에 의해 저항 변화가 발생하는 것이 관찰되었습니다. 이 저항 변화 특성은 최근 미래 비휘발성 메모리 개발을 위해 조사되었습니다. 저항 스위칭 현상은 다양한 산화물에서 관찰되었지만, 이진 금속 산화물은 CMOS BEOL 공정과의 호환성으로 인해 미래 비휘발성 메모리 응용을 위한 선호 스위칭 소재로 광범위하게 연구되었습니다. 비휘발성 저항 스위칭을 나타내는 다양한 금속 산화물 기반 소재로는 하프늄 산화물(HfO_x), 이산화 티타늄(TiO_x), 탄탈륨 산화물(TaO_x), 산화 니켈(NiO), 산화 아연(ZnO), 티탄산 아연(Zn₂TiO₄), 산화 망간(MnO_x), 산화 마그네슘(MgO), 산화 알루미늄(AlO_x), 이산화 지르코늄(ZrO₂) 등이 가장 많은 주목을 받으며 지난 수년간 광범위하게 연구되었습니다. 이러한 금속 산화물은 일반적으로 펄스 레이저 증착(PLD), 원자층 증착(ALD), 반응성 스퍼터링으로 증착됩니다. 그러나 ALD는 박막의 두께와 균일성을 정밀하게 제어할 수 있어 널리 선호되는 방법입니다.

기존 전자 소자에서 전극 소재 선택은 캐리어 수송 경로 역할을 하므로 중요합니다. RRAM에서 전극 소재 선택은 소자의 스위칭 거동에 큰 영향을 미칩니다. 예를 들어 구리/폴리(3-헥실티오펜):[6,6]-페닐-C61-뷰티르산 메틸 에스터/인듐-주석 산화물(Cu/P3HT:PCBM/ITO) 구조에서는 안정적인 저항 스위칭 거동이 관찰되었으나, Cu 전극을 Pt 전극으로 교체하면 사라집니다. RRAM 전극으로 다양한 소재가 활용되었습니다. 전극 소재는 조성에 따라 원소 전극, 실리콘 기반 전극, 합금 전극, 산화물 전극, 질화물 기반 전극의 5가지 범주로 분류할 수 있습니다. 가장 풍부하고 흔히 사용되는 전극은 원소 전극으로 Al, Ti, Cu, 그래핀, 탄소 나노튜브, Ag, W, Pt 등이 있습니다. 실리콘 기반 전극으로는 p형 Si와 n형 Si만 사용됩니다. 합금 전극은 보통 저항 스위칭 거동을 안정화하며 Cu-Ti, Cu-Te, Pt-Al 등이 주로 포함됩니다. 가장 흔한 질화물 기반 전극은 TiN과 TaN입니다. 산화물 기반 전극은 상대적으로 풍부하며 Al 도핑 ZnO, Ga 도핑 ZnO, ITO 등이 있습니다.

최근 RRAM 소자 제조에 사용된 금속 산화물 소재 목록과 상부 전극 및 하부 전극에 사용된 다양한 소재 조합은 표 2에 나와 있습니다. 다양한 파라미터의 상세 비교도 제시되어 있습니다. 사용된 다양한 소재에서 비휘발성 저항 스위칭이 다양한 유형의 산화물에서 널리 관찰됨을 예측할 수 있습니다. RRAM 제조용 소재 선택은 현재 반도체 기술에서 사용되는 산화물을 이용해 금속-산화물-금속(MOM) 구조를 쉽게 제조할 수 있다는 이점을 줍니다. RRAM의 하부 전극 소재는 보통 백금으로, 에칭이 다소 어렵습니다. 단일 소자 구조에서는 RRAM이 같은 하부 전극을 공유할 수 있지만, 크로스바 아키텍처에서는 각 소자별로 별도의 하부 전극을 사용합니다. 이들은 물리 기상 증착과 리프트오프를 연속적으로 수행해 얻을 수 있습니다. 상부 전극과 저항 스위칭 층은 원자층 증착(ALD) 또는 물리 기상 증착(PVD)으로 증착됩니다.

저항 스위칭 모드

저항 변화 메모리(RRAM)는 일반적으로 MIM 구조라고 하는 금속-절연체-금속 구조를 가진 저항 스위칭 메모리 셀로 구성됩니다. 이 구조는 두 금속(M) 전극 사이에 절연층(I)이 샌드위치된 형태입니다. RRAM 셀의 개략도와 단면도는 그림 3a와 b에 각각 나와 있습니다.

RRAM 셀에 외부 전압 펄스를 인가하면 소자가 고저항 상태(HRS), 또는 OFF 상태(일반적으로 로직 값 '0')에서 저저항 상태(LRS), 또는 ON 상태(일반적으로 로직 값 '1')로 전환되고 그 반대도 가능합니다. 저항 스위칭(RS) 현상이 RRAM 셀의 저항 값 변화를 일으키는 원인으로 여겨집니다. 새로 제조된 RRAM은 초기에 고저항 상태(HRS)에 있으며, HRS에서 LRS로 전환하려면 높은 전압 펄스를 인가해 스위칭 층에 전도성 경로를 형성하고 RRAM 셀을 LRS로 전환합니다. 이 과정은 금속-절연체-금속(MIM) 구조의 소프트 브레이크다운으로 인해 발생하며 일반적으로 '전기 형성(electroforming)'이라 부르며, 이 과정이 발생하는 전압을 형성 전압(V_f)이라 합니다. 형성 전압은 셀 면적과 산화막 두께에 의존하는 것으로 밝혀졌습니다. 이제 LRS에서 HRS로 RRAM 셀을 전환하려면 리셋 전압(V_reset)이라 불리는 전압 펄스를 인가해 이 스위칭 전환을 가능하게 하며 이 과정을 'RESET' 과정이라 부릅니다. RRAM의 HRS는 전압 펄스 인가로 LRS로 변경할 수 있습니다. HRS에서 LRS로 전환이 발생하는 전압을 세트 전압(V_set)이라 하며 이 과정을 'SET' 과정이라 부릅니다. RRAM 셀에서 데이터를 효율적으로 읽기 위해 셀의 현재 상태를 방해하지 않는 작은 읽기 전압을 인가해 셀이 로직 0(HRS)인지 로직 1(LRS) 상태인지 판별합니다. LRS와 HRS 모두 인가 전압 제거 후 각각의 값을 유지하므로 RRAM은 비휘발성 메모리입니다. 인가 전압의 극성에 따라 RRAM은 단극성 스위칭과 양극성 스위칭 두 가지 스위칭 모드로 분류됩니다. 단극성 스위칭에서는 소자의 다양한 저항 상태 간 스위칭(SET 및 RESET 과정)이 인가 전압의 극성에 의존하지 않으며, 즉 같은 극성이지만 크기가 다른 전압을 인가해 스위칭이 발생할 수 있습니다(그림 4a). 양극성 스위칭에서는 소자의 다양한 저항 상태 간 스위칭이 인가 전압의 극성에 의존하며, 즉 HRS에서 LRS로의 전환은 한 극성(양 또는 음)에서 발생하고 반대 극성이 RRAM 셀을 다시 HRS로 전환시킵니다(그림 4b). 단극성 스위칭에서는 줄 가열이 리셋 동작 중 전도성 필라멘트 파열의 물리적 메커니즘으로 해석됩니다. 양극성 스위칭에서는 반면 하전 종의 이동이 전도성 필라멘트 용해의 주요 구동력이며 줄 가열은 여전히 이동을 가속화하는 데 기여합니다. RRAM의 형성/SET 과정에서 절연체 스위칭 층의 영구적 브레이크다운을 방지하기 위해 RRAM 소자에 순응 전류(I_cc)가 강제됩니다. 순응 전류(I_cc)는 보통 셀 선택 소자(트랜지스터, 다이오드, 저항)나 오프칩 테스트 시 반도체 파라미터 분석기로 보장됩니다.

저항 스위칭 메커니즘

RRAM 셀의 스위칭은 유전체 내 전도성 필라멘트(CF)의 성장에 기반합니다. CF는 메모리 셀의 상부 및 하부 전극을 연결하는 나노미터 오더의 매우 작은 직경을 가진 채널입니다. 필라멘트가 연결되면 높은 전도도를 가진 저저항 상태(LRS)를 얻고, 필라멘트가 전극 사이에 간격을 두고 분리되면 고저항 상태(HRS)가 됩니다. 전도성 필라멘트의 조성에 따라 RRAM은 다음 두 가지 유형으로 분류됩니다: (i) 금속 이온 기반 RRAM으로 전도성 브리지 램(CBRAM)이라고도 하며, (ii) 산소 공공 필라멘트 기반 RRAM으로 'OxRRAM'이라고 합니다. CBRAM은 때때로 전기화학 야금 메모리(ECM)라고도 하며, 'OxRRAM'은 원자가 변화 메모리(VCM)라고도 합니다.

금속 이온 기반 RRAM인 'CBRAM'에서 저항 스위칭을 담당하는 물리적 메커니즘은 금속 이온의 이동과 후속 산화/환원(레독스) 반응에 기반합니다. CBRAM 구조는 산화 가능한 상부 전극(양극)(예: Ag, Cu, Ni), 상대적으로 비활성인 하부 전극(음극)(예: W, Pt), 두 전극 사이에 샌드위치된 금속 산화물 층으로 구성됩니다. 이러한 메모리 셀에서 필라멘트 형성은 활성 금속 전극(가장 일반적으로 Ag 또는 Cu)의 용해, 양이온(Cu⁺ 또는 Ag⁺)의 수송, 비활성 하부 전극에서의 후속 증착 또는 환원으로 인해 발생합니다. 따라서 이 유형 RRAM의 저항 스위칭 거동은 금속 필라멘트의 형성과 용해에 의해 지배됩니다.

금속 이온 기반 CBRAM의 스위칭 메커니즘을 더 잘 이해하기 위해 Ag/a-ZnO/Pt RRAM 셀 예를 들어 보겠습니다. 전도성 브리지 랜덤 액세스 메모리 셀의 스위칭 과정을 묘사하는 일반적인 개략도는 그림 5에 나와 있습니다. CBRAM 메모리 셀의 원시 상태는 그림 5a에 나와 있습니다. Ag 상부 전극(TE)은 필라멘트 형성의 활성 구성 요소이며 하부 Pt 전극은 비활성입니다. Ag 상부 전극에 양의 전압 바이어스를 인가하면 상부 전극에서 산화(Ag → Ag⁺ + e⁻)가 발생해 Ag⁺ 양이온이 생성되고 Ag 전극에서 유전체 층(a-ZnO)으로 증착됩니다. Pt 하부 전극(BE)의 음 바이어스는 Ag⁺ 양이온을 끌어당기며, 이에 따라 하부 전극에서 환원 반응(Ag⁺ + e⁻ → Ag)이 발생합니다. 따라서 Ag⁺ 양이온은 Ag 원자로 환원되어 전도성 브리지가 형성될 때까지 축적됩니다(그림 5b–d). 이때 RRAM 소자는 LRS를 나타냅니다. 이 과정을 'SET'라 부릅니다. 인가 전압의 극성이 반전되면 고전도성 필라멘트가 거의 완전히 용해되고 소자는 고저항 상태(HRS)가 됩니다. 이 과정을 'RESET'이라 하며 그림 5e에 나와 있습니다.

산소 공공 기반 RRAM(OxRRAM)에서 저항 스위칭을 담당하는 물리적 메커니즘은 일반적으로 산소 공공(V_o²⁺) 생성과 산소 이온(O²⁻)의 후속 재배치와 관련되어 있으며, 이는 RRAM 셀의 상부 및 하부 전극 사이에 전도성 필라멘트 형성을 가능하게 합니다. 초기에 제조된 RRAM 셀의 경우, 형성 과정, 즉 유전체의 소프트 브레이크다운이 필수적입니다. 일단 소프트 유전체 브레이크다운이 발생하면, 높은 전기장이 인가되어 산소 원자가 격자에서 양극 계면 쪽으로 떨어져 나가 산소 이온(O²⁻)이 되고 산소 공공(V_o²⁺)이 산화물 층에 남습니다. 산소 이온(O²⁻)은 양극 소재와 반응하거나, 양극에 귀금속이 사용될 경우 중성 비격자 산소로 방출되어 계면 산화물 층을 형성합니다. 따라서 전극/산화물 계면은 '산소 저장소'처럼 행동합니다. 다음으로, 벌크 산화물 내 산소 공공(V_o²⁺)의 축적이 전도성 필라멘트(CF)를 형성하고 소자에 인가된 전류가 흐르면서 RRAM 셀을 저저항 상태(LRS)로 전환시킵니다. 소자를 다시 고저항 상태(HRS)로 전환하기 위해 리셋 과정이 발생하는데, 이때 산소 이온(O²⁻)이 양극 계면에서 벌크 산화물로 다시 이동해 산소 공공(V_o²⁺)과 결합하거나 금속 CF 침전물을 산화시켜 필라멘트를 부분적으로 파열시킴으로써 RRAM 셀을 다시 HRS로 전환시킵니다. 단극성 스위칭 메커니즘을 보이는 RRAM 셀의 경우, 산소 이온(O²⁻)의 확산은 줄 가열 전류에 의해 열적으로 활성화되며, 이에 따라 농도 기울기로 인해 산소 이온이 계면 또는 CF 주변 영역에서 확산됩니다. 또한 단극성 스위칭 RRAM에서는 CF 주변의 국소 온도를 높이기 위해 상대적으로 더 높은 리셋 전류가 필요합니다. 양극성 스위칭 RRAM에서는 반면 산소 이온(O²⁻)이 역방향 전기장의 도움을 받아야 합니다. 계면 층이 상당한 확산 장벽을 가질 수 있어 순수한 열 확산만으로는 충분하지 않기 때문입니다. 두 경우 모두 CF의 부분적 파열이 일어나 RRAM 셀을 고저항 상태(HRS)로 전환시킵니다. 이는 주로 산소 공공(V_o²⁺)과 열악한 영역 형성으로 인한 전자 터널링 갭 때문입니다. 소자를 다시 LRS(SET 과정)로 전환하기 위해 CF가 갭 영역의 소프트 브레이크다운 결과로 전극을 재연결시킵니다. 유사한 SET/RESET 과정이 여러 사이클 동안 반복될 수 있습니다.

위 논의를 바탕으로 CBRAM(전기화학 야금 메모리, ECM)은 Ag, Cu, Ni 같은 전기화학적으로 활성인 금속 전극에 의존해 금속 양이온 기반 CF를 형성합니다. 산소 공공 필라멘트 기반 RRAM 'OxRRAM'(원자가 변화 메모리, VCM)의 CF는 저장 소재 자체 내 음이온 이동으로 인한 산소 공공 결함으로 구성되며 금속 원자로 구성되지 않습니다. 두 RRAM 유형인 'OxRRAM'과 'CBRAM'의 스위칭 메커니즘을 상세히 논의했지만, 두 RRAM 유형의 스위칭 메커니즘에 대해서는 여전히 논쟁이 있습니다. 예를 들어, SET 과정에서 CF가 어디서 성장하기 시작하고 RESET 과정에서 어디서 끊어지는지, 그리고 이 산소 공공/금속 원자가 어떻게 모여 CF를 형성하는지 등입니다. Ta/TaO_x/Pt 기반 RRAM 구조의 20회 연속 스위칭 사이클의 전류-전압(I-V) 특성을 조사한 결과, 연속 스위칭 사이클에서 LRS와 HRS 모두 명확한 변동이 관찰되었습니다. 결과적으로 전체 메모리 윈도우가 감소해 전반적인 RRAM 성능이 저하됩니다. 이 사이클 간 저항 변동성은 주로 SET 및 RESET 동작 중 CF의 무작위 형성과 파열에 기인합니다.

다양한 동작 파라미터를 기준으로 OxRRAM과 CBRAM을 비교한 표 3입니다. 이 비교는 두 RRAM 메모리 유형의 내구성 특성에서 현저한 차이를 보여줍니다. 이 차이는 CBRAM의 전도성 필라멘트가 주로 금속 원자로 구성되어 산소 공공보다 상대적으로 더 쉽게 드리프트하고 확산되기 때문에, OxRRAM에 비해 CBRAM의 보존 시간과 내구성 특성이 저하되기 때문입니다. 두 RRAM 유형의 스위칭 메커니즘은 다르지만, 두 유형 사이에는 많은 공통 특성이 있습니다. 유일한 유의미한 차이는 OxRRAM의 내구성이 CBRAM보다 현저히 높다는 점입니다.

저항 변화 메모리(RRAM) 성능 지표

내구성

저항 변화 메모리는 고저항 상태(HRS)와 저저항 상태(LRS) 간의 빈번한 전환을 포함합니다. 저항 상태 간의 각 스위칭 이벤트는 영구적 손상을 유발하고 RRAM 성능 저하를 초래할 수 있습니다. 내구성은 HRS와 LRS 간 신뢰성 있게 구별되는 비율을 보장하면서 RRAM 소자가 스위칭할 수 있는 횟수로 정의됩니다. 따라서 내구성 테스트는 HRS와 LRS가 더 이상 구별되지 않을 때까지 효과적으로 스위칭할 수 있는 최대 SET/RESET 사이클 수를 결정합니다. RRAM의 내구성 특성은 저항 스위칭 셀에서 일련의 I-V 스윕을 수행하고 읽기 전압(일반적으로 0.1V) 인가 시 R_HRS와 R_LRS를 후속 추출해 얻습니다. 이 방법은 각 사이클에서 소자의 올바른 스위칭을 얻을 수 있어 신뢰성이 높지만, 특히 낮은 전류가 관여할 때 I-V 스윕을 얻는 데 시간이 매우 오래 걸릴 수 있어 매우 느린 방법입니다.

HfO_x RRAM 셀의 내구성 사이클은 셀 크기에 강한 의존성을 보이며, 그림 6a에서 더 큰 셀 크기의 RRAM 소자가 더 나은 내구성을 보임이 보고되었습니다. 또한 수직으로 층 두께를 줄이면 SET 전압 2.5V에서 내구성 성능이 저하됩니다(그림 6b). 스위칭 층 축소에 따른 내구성 성능 저하는 활성 영역의 이온 수 감소 결과입니다. HfO_x 기반 RRAM은 0.18μm 기술에서 30nm 셀 크기의 1kb 어레이에서 10⁶ 사이클의 우수한 내구성 성능을 보이며 이는 그림 6c에 나와 있습니다. 하부 전극(BE) 위에 AlO_x 추가 층을 추가하면 HRS의 읽기 방해 내성이 증가해 어레이 안정성을 더욱 향상시킬 수 있습니다. TaO_x 기반 RRAM의 경우, Ta/Ta₂O₅/TiN RRAM 구조에서 리셋 전압의 펄스 폭과 진폭 증가에 따라 내구성 성능 저하가 관찰되었습니다. Ta/Ta₂O₅/TiN RRAM에서 TiN과 Ru 하부 전극 비교 결과, 내구성 저하의 주원인은 산소 이온이 TiN 전극과 반응하기 때문임이 밝혀졌습니다. 유사한 RRAM 구조에서 Ta₂O₅ 층을 3nm로 줄이고 <5ns 폭의 삼각 펄스를 사용해 검증 없이 10⁹ 스위칭 사이클의 향상된 내구성을 얻었습니다. 대규모 어레이 성능의 경우, 10⁵ 사이클 내구성 테스트 전후 2Mb Ta₂O₅ 메모리 비교가 그림 6d에 나와 있습니다. 셀 전류 분포는 초기와 최종 사이클에서 작은 변동을 보입니다. 또한 LRS 셀 전류가 50μA 미만으로 떨어져 어레이의 낮은 전력 소비를 나타냅니다. 10¹² 사이클 이상의 내구성을 가진 저항 스위칭 소자가 탄탈륨 산화물(TaO_x) 기반 스위칭 매질을 포함하는 다양한 유형의 RRAM 셀에서 보고되었습니다. 따라서 탄탈륨 산화물 기반 RRAM 소자가 가장 높은 내구성을 보이는 것으로 보입니다.

보존성

RRAM 소자의 데이터 보존은 SET 및 RESET 전환 후 LRS와 HRS 모두에 대한 일정 기간 동안의 안정성을 조사하는 것을 포함합니다. 즉, 메모리 셀이 SET/RESET 동작 후 특정 상태에서 유지될 시간 기간이 메모리 셀의 내용 보존 능력을 결정합니다. 낮은 읽기 전압(0.1V)을 사용해 일정 전압 스트레스(CVS)를 시간에 따라 인가하고 LRS와 HRS 모두에 대한 전류-시간(I-t) 곡선을 측정해 상태 보존을 측정할 수 있습니다. SET 전압에 의해 유도된 원자 재배열의 분산 특성으로 인해 LRS에서 긴 보존 시간을 얻기 어려운 반면, HRS에서는 보통 소자의 자연 상태이므로 바이어스 없음(또는 낮은 바이어스) 인가 시 이 상태를 계속 유지하므로 보존성이 문제가 되지 않습니다. LRS 보존성은 SET 전환 시 순응 한계에 의존합니다. 예를 들어 전도성 필라멘트 스위칭 메커니즘 기반 RRAM에서 더 큰 순응 전류는 더 강한 전도성 필라멘트를 생성해 시간이 지나도 더 안정적입니다. 85°C에서 10년의 예상 보존성이 Ti/HfO₂/TiN에서 입증되었습니다. 소자 내구성을 얻기 위한 일반적인 방법은 일정 시간 간격(예: 매 1초)마다 고온에서 읽기 펄스를 인가하고 저항을 10년 기간으로 외삽하는 것입니다. 이 방법은 구현하기 쉽지만 주로 셀에 인가되는 읽기 전압 스트레스 때문에 특정 한계가 있습니다. 대안적 방법은 온도를 변경하고 소자가 고장날 때까지의 시간을 기록하는 것입니다. 아레니우스 플롯을 그려 활성화 에너지를 추출하고 동작 온도까지 외삽합니다. 그러나 이 방법의 한계는 RRAM 셀에서 고장이 발생할 때까지 기다려야 하므로 더 시간이 많이 걸리고 비용이 많이 듭니다.

대만 산업기술연구원에서 개발한 HfO_x 기반 RRAM의 소자 특성을 통해 RRAM 소자 작동을 더 이해해 보겠습니다. 30nm 셀 크기의 TiN/Ti/HfO_x/TiN RRAM 소자의 투과 전자 현미경(TEM) 이미지는 그림 7a에 나와 있습니다. 소자는 양극성 스위칭 특성을 보이며 200μA SET 순응 전류에서 얻은 I-V 곡선은 그림 7b에 나와 있습니다. 소자는 SET/RESET 프로그래밍 조건 +1.5V/-1.4V 펄스, 500μs 펄스 폭에서 저항 온/오프 비율 100 이상으로 10⁶ 스위칭 사이클의 내구성을 보이며 이는 그림 7c에 나와 있습니다.

균일성

RRAM 셀에서 다양한 소자 특성의 열악한 균일성은 대규모 제조를 제한하는 중요한 요인 중 하나입니다. 스위칭 전압, HRS 및 LRS 저항은 높은 변동성을 보이는 파라미터들입니다. 저항 스위칭의 변동에는 시간적 변동(사이클 간)과 공간적 변동(소자 간)이 포함됩니다. 전도성 필라멘트 형성과 파열의 확률적 특성이 이러한 변동의 주된 원인으로 여겨집니다. 사이클 간 및 소자 간 변동성은 RRAM 소자의 정보 저장에 주요 걸림돌입니다. 사이클 간 변동성 관찰은 스위칭 이벤트 중 CF의 확률적 형성과 파열로 인해 발생하는 CF 내 산소 공공 결함 수의 변화에 영향을 받습니다. 이 CF의 무작위적 특성으로 인해 CF 형태의 예측과 정밀 제어가 극도로 어렵습니다. 이 변동성은 순응 한계(순응 전류 'I_cc')가 감소할수록 악화됩니다. 반면 더 높은 'I_cc' 값에서는 표준편차(σ)와 평균 저항(μ)의 비율이 낮아져 더 작은 LRS 저항 분포를 보입니다. 이는 CF 내 더 많은 결함으로 인해 전류 전도를 위한 잘 정의된 경로가 형성되기 때문입니다.

RRAM은 소자 간(셀 간) 불균일성도 보이며 이는 두 상태 간 메모리 마진을 감소시켜 메모리 성능을 저하시킵니다. 이 변동성의 기원은 스위칭 박막 두께, 에칭 손상, 전극 표면 거칠기 등 제조 공정의 불균일성에 기인합니다. RRAM 균일성 개선을 위해 많은 연구가 수행되었으며 여러 방법이 탐구되었습니다. 한 방법은 나노 결정 시드 삽입 개념을 활용해 국소 전기장 효과를 강화함으로써 전도성 필라멘트 경로를 제한하는 것입니다. Ti/TiO_2-x/Au 기반 RRAM에서 박막 TiO_2-x 내 백금(Pt) 나노 결정을 유도하면 RRAM 셀의 균일성이 향상됩니다. Pt 나노 결정은 산소 공공 생성 확률이 높은 영역으로 스위칭 효과를 제한해 균일성을 개선합니다. 또 다른 접근법은 적절한 버퍼 층을 삽입해 전극/산화물 계면을 엔지니어링하는 것으로, 균일한 RRAM 동작 달성에 매우 유용합니다. HfO_x 기반 RRAM에서 TiN 전극과 HfO_x 산화물 층 사이에 얇은 Al 버퍼 층을 삽입하면 SET 전압 분포와 저항 분포가 크게 개선되어 소자 균일성이 향상됩니다. Al 원자가 HfO₂ 박막으로 확산돼 산소 공공 형성 에너지를 감소시켜 산소 공공의 국소화를 유도함으로써 전도성 필라멘트 생성을 안정화시켜 저항 스위칭 균일성 개선에 도움을 줍니다.

소재 엔지니어링 접근법 외에도 새로운 프로그래밍 방법이 변동 감소 위해 제안되었습니다. W/HfO₂/Zr/TiN 기반 RRAM에서 기생 효과로 인한 과전류를 최소화하기 위해 다단계 형성 기술이 구현되었습니다. 다단계 형성 기술은 필라멘트의 점진적 형성을 가져와 낮은 SET/RESET 전류를 달성해 소자의 스위칭 특성을 개선합니다. 정전압 형성과 핫 형성(일반적으로 더 높은 온도에서의 형성) 등 다양한 다른 방법들도 저항 변동을 효과적으로 줄이기 위해 조사되었습니다. RRAM 셀에 단일 펄스 대신 펄스 열차를 인가해 높은 균일성을 달성하는 또 다른 방법도 있습니다. 이 접근법은 균일성 향상뿐만 아니라 RRAM 셀의 다층 능력도 향상시킵니다.

동작 온도와 랜덤 텔레그래프 노이즈의 영향

RRAM 소자의 신뢰성 있는 성능 달성을 위해 동작 온도와 랜덤 텔레그래프 노이즈(RTN)의 영향을 조사합니다. 동작 온도 변화에 따라 LRS와 HRS 상태의 저항 모두 변동이 발생하는 것이 관찰됩니다. TiN/HfO₂/Ti/TiN의 온도 연구가 수행되었습니다. 전기 형성을 위해 1μA 순응 전류로 3V 미만의 양의 스윕 전압을 인가했습니다. 형성 후 리셋 전압(V_reset) < -1V로 소자를 다시 HRS(OFF 상태)로 전환합니다. 소자를 다시 LRS(ON 상태)로 전환하려면 세트 전압(V_set) <1V를 인가합니다.

RRAM 소자의 리셋 동작은 전압 제어 음성 차동 저항(NDR) 경향을 보입니다. 리셋 동작은 저온에서 급격히 발생하는 반면, 실온 이상의 온도에서는 리셋 과정이 더 점진적으로 일어납니다. RRAM 소자의 원시 상태, ON 상태, OFF 상태 저항의 온도 함수 관계는 그림 9a에 나와 있습니다. 원시 상태와 OFF 상태에서 반도체 거동이 관찰되며, 즉 온도 증가에 따라 저항이 감소합니다. ON 상태에서는 금속적 특성이 관찰되며, 즉 온도 증가에 따라 저항이 증가합니다. 저항이 온도 변화에 따라 변함에 따라 R_OFF/R_ON도 213-413K 온도 범위에서 20에서 약 5로 감소합니다. Ti/HfO_x/Pt 소자에서 온도 의존적 사이클링에 따라 R_OFF/R_ON 감소가 관찰되었습니다. 이 저항 비율 감소는 HfO₂ 금속 산화물 층 내 산소 공공 관련 트랩 축적에 기인한 것으로 보입니다. 또한 SET/RESET 동작 없이 온도 의존적 측정을 수행해 I-V 사이클링이 R_OFF/R_ON 비율에 미치는 영향을 평가했습니다. RRAM 소자 전체에 걸친 스윕 전압을 V_set과 V_reset 값에 도달하기 전에 중단했습니다. OFF 상태 저항(녹색 사각형)의 경우 사이클링 경우와 대조적으로 더 약한 온도 의존성이 관찰된 반면, ON 상태 저항(녹색 원)은 사이클링 경우와 유사한 특성을 보였습니다. 이러한 관찰로부터 I-V 사이클링이 더 강한 온도 의존성을 유도해 R_OFF/R_ON 비율을 감소시킴을 추론할 수 있습니다. 스위칭 전압 V_set과 V_reset에 대한 온도 변동의 영향은 그림 9b에 나와 있습니다. 온도 변화에 따른 V_set의 미세한 변동은 유의미한 온도 차이가 없음을 나타냅니다. V_reset의 경우, 233-333K 온도 범위에서 약 0.2V의 전압 값 감소가 일반적으로 관찰됩니다. 또한 353-413K 온도 범위에서 V_reset의 느린 증가가 관찰됩니다.

랜덤 텔레그래프 노이즈(RTN)는 RRAM 성능에 영향을 미치는 또 다른 요인입니다. RTN은 오랫동안 소자 성능과 신뢰성의 지표로 사용되어 왔습니다. RTN은 읽기 동작 중 읽기 전류의 광범위한 변동으로 인해 HRS와 LRS 간 메모리 마진을 감소시킵니다. RTN 효과로 인해 RRAM 셀의 읽기 마진, 확장 잠재력, 다층 셀 능력이 크게 영향을 받으므로 신뢰성 있는 성능 달성을 위해 조사되어야 합니다. 하부 전극의 RTN 영향을 조사하기 위해 Ta₂O₅/TiO₂ RRAM 분석이 수행되었습니다. LRS와 HRS에서의 복잡한 RTN 신호 예시는 그림 10에 나와 있습니다. RTN은 RRAM 소자의 읽기 불안정성을 야기해 읽기 마진, 다중 비트 저장 구현을 감소시키고 소자 확장을 방해합니다. RTN은 LRS에서 CF 근처에서 전자의 트래핑과 디트래핑에 기인하며, HRS 상태에서는 터널링 갭에서 발생합니다. RTN의 물리는 여전히 명확하지 않고 활발히 논의 중이지만, 전자 트래핑과 디트래핑이 일시적으로 전하 수송을 억제해 RTN으로 인한 변동의 원인이 된다는 메커니즘이 널리 받아들여지고 있습니다. 동작 전류 감소에 따라 RTN 진폭이 증가해 HRS 레벨에 큰 영향을 미치는 것이 관찰됩니다. 따라서 신뢰성 있는 성능 달성을 위해 추가 저항 마진을 확보할 필요가 있습니다. RRAM의 RTN은 광범위하게 연구되었으나 RTN의 물리적 메커니즘은 여전히 명시적으로 정의되지 않았습니다. RTN은 시간 의존적 변동으로 인해 RRAM 내 활성 공공의 움직임을 매핑하는 도구로 활용될 수 있으며, 이는 다른 신뢰성 이슈의 고장 메커니즘 이해에 꽤 유용할 수 있습니다.

다층 저항 변화 메모리(RRAM)

셀당 다층(MLC) 저장

작은 물리적 크기와 낮은 전력 소비로 인해 RRAM 소자는 미래 메모리와 로직 응용에 잠재력이 있습니다. 저장 밀도 증가는 다중 비트 용량 메모리 셀 설계에 필요한 메모리 기술의 가장 중요한 측면 중 하나입니다. RRAM 셀에서 다중 저항 상태를 달성할 수 있어 저비용, 고밀도 비휘발성 데이터 저장 솔루션의 이점을 제공합니다. 현재 RRAM의 차원 축소와 메모리 어레이 구조 밀도 증가를 위한 많은 연구가 진행되고 있습니다. 이전에는 RRAM의 저장 밀도를 소자 크기 축소로 증가시켰으나, 실험 절차의 복잡성이 성공적 구현을 제한합니다. 또 다른 제안된 방법은 3차원(3D) 크로스바 아키텍처를 사용하는 것입니다. '수직'과 '크로스바 RRAM' 두 가지 아키텍처 유형이 제안되었으나, 둘 다 고급 제조 절차가 필요해 바람직하지 않습니다. RRAM 소자의 저장 밀도를 증가시키는 훨씬 단순한 대안은 물리적 소자 차원을 줄이지 않고 셀당 1비트 이상을 저장할 수 있게 하는 다층 셀(MLC) 저장 기술을 활용하는 것입니다. 이 MLC는 RRAM의 가장 유망한 특성 중 하나로 메모리 저장 밀도를 크게 증가시킬 수 있습니다. 따라서 단일 고저항 상태와 저저항 상태(HRS와 LRS) 대신 소자 차원 변경 없이 다중 HRS와 LRS를 달성할 수 있습니다. 그러나 신뢰성 있는 MLC 동작을 위해서는 RRAM의 다양한 저항 레벨 저항에 대한 정밀한 제어가 보장되어야 하며, 그렇지 않으면 스위칭 과정 중 전도성 필라멘트의 무작위적 특성으로 인해 저항 변동성과 신뢰성 문제가 발생합니다.

RRAM에서 셀당 다층(MLC) 모드 획득 방법

RRAM의 MLC 거동은 고밀도 응용에 매우 유용합니다. RRAM에서 MLC 거동을 얻기 위해 다음 세 가지 방법이 사용됩니다: (i) 순응 전류 변경, (ii) 리셋 전압 제어, (iii) 프로그램/지우기 동작의 펄스 폭 변화.

순응 전류 변경에 의한 MLC

RRAM 소자는 보통 1-RRAM(1R) 셀 구성 또는 1-트랜지스터 1-RRAM(1T-1R) 셀 구성으로 동작합니다. 1R 구성에서 MLC 특성은 'SET' 동작 중 순응 전류(I_cc)를 변경해 얻을 수 있으며, 1T-1R 셀 구조에서는 트랜지스터 게이트 전압을 변화시켜 RRAM 셀의 SET 동작 중 순응 전류(I_cc)를 제어함으로써 MLC 특성을 제어합니다. Ti/Ta₂O₅/Pt 기반 RRAM 셀의 전형적인 MLC I-V 곡선은 그림 11에 나와 있습니다. 순응 전류(I_cc)가 150μA에서 1mA로 증가함에 따라, 각각 I_cc = 150μA, 200μA, 300μA, 500μA, 700μA, 1mA에서 여섯 가지 다른 LRS를 얻으며 각각의 LRS 전류(I_LRS)가 증가하는 반면 HRS는 일정하게 유지되고 HRS 전류(I_HRS)는 모든 LRS 레벨에서 동일합니다. Ti/Ta₂O₅/Pt RRAM에서 I_cc 증가에 따라 최대 리셋 전류(I_reset)도 증가하는 반면 세트 전압은 거의 일정하게 유지됩니다. 또한 I_cc 증가에 따라 LRS 저항(R_LRS)은 감소하는 반면 I_reset은 증가하는데, 이는 I_cc 증가에 따른 더 강한 필라멘트 형성 때문입니다.

순응 전류(I_cc) 증가에 따른 CF 형성과 그에 따른 확대는 순응 전류(I_cc) 모드에서 셀당 다층(MLC)의 기여 메커니즘으로 그림 12에 개략적으로 나와 있습니다. I_cc 증가로 인한 CF 크기 증가로 CF 저항이 감소해 서로 다른 I_cc 값에 대해 다중 LRS 레벨이 생성됩니다. 또한 더 큰 직경을 가진 CF를 파열시키기 위해 더 높은 전력이 필요하므로 I_reset이 I_cc 증가에 따라 증가하는 것도 관찰됩니다.

리셋 전압 제어에 의한 MLC

RRAM 셀의 MLC 특성은 순응 전류(I_cc)를 일정하게 유지하면서 리셋 전압(V_reset)을 제어함으로써 얻을 수도 있습니다. 이 경우 TiN/HfO_x/AlO_x/Pt 기반 RRAM 셀의 전형적인 MLC I-V 곡선은 -2.1V, -2.7V, -3.3V의 서로 다른 V_reset을 인가해 그림 13에 나와 있습니다.

V_reset 증가에 따라 HRS 전류(I_HRS)가 감소함이 관찰되며, 이로써 동일한 LRS 저항으로 다중 HRS 레벨을 얻습니다. 또한 V_reset이 증가함에 따라 세트 전압(V_set)도 증가하는 반면 I_reset은 거의 일정하게 유지됩니다.

리셋 전압 증가에 따른 I_HRS 감소는 주로 금속 전극과 CF 끝단 사이의 간격 증가 때문으로 그림 14에 나와 있습니다. V_reset의 크기가 클수록 간격이 커지고 따라서 저항 값이 더 높아집니다. 따라서 리셋 전압 증가에 따른 CF 끝단과 하부 전극(BE) 간 간격 증가가 다중 HRS 저항 레벨을 초래합니다. '리셋' 동작 중 전류가 급격한 변화 대신 점진적 변화를 보이는 소자에서는 V_reset 증가에 따라 전도성 필라멘트(CF) 크기 감소로 인해 HRS 저항 변화가 발생할 수 있습니다. 이 접근법은 상대적으로 덜 복잡한 회로가 필요하므로 크로스포인트 아키텍처에 더 실용적입니다.

프로그램/지우기 펄스 폭 변화에 의한 MLC

MLC 특성은 펄스 진폭을 일정하게 유지하면서 프로그램/지우기 펄스 폭을 변화시킴으로써 얻을 수도 있습니다. HfO_x 기반 RRAM에서 리셋 펄스 폭을 50ns에서 5μs로 변화시켜 세 가지 HRS 레벨을 시연했습니다. 이 RRAM에서 MLC 특성을 얻는 방법은 상대적으로 쉽지만, 이 방식은 에너지 비효율적입니다. 이 단점은 RRAM 셀에서 신뢰성 있는 특성을 얻기 위한 이 방법의 응용을 제한합니다. 리셋 펄스 진폭과 펄스 폭 제어 간의 과도 응답 비교에서 RRAM 소자의 높은 에너지 소비가 확인되었습니다. 이는 특히 저항 스위칭 소재에서 열에너지로 원치 않는 높은 에너지 소산 때문입니다.

다중 저항 상태를 나타내는 RRAM 소자 요약은 표 4에 나와 있습니다. 표에서 알 수 있듯 다중 저항 상태를 가진 다양한 RRAM 소자가 보고되었습니다. 현재까지 단일 RRAM 셀에서 I_cc 또는 V_reset 변화로 최대 8개 저항 상태가 시연되었습니다. 따라서 RRAM 셀의 저항 상태 수를 늘려 저장 밀도를 향상시킬 수 있는 큰 여지가 있습니다.

RRAM 소자 모델링

모델링은 반도체 기술을 이용한 소자 개발에서 매우 중요한 역할을 합니다. 소자 동작을 완전히 이해하고 성능을 최적화하기 위해 정확한 모델은 매우 중요합니다. 다양한 특징과 정확도를 가진 여러 RRAM 모델이 제안되었습니다. 이 섹션에서는 일반적으로 사용되는 인기 있는 RRAM 모델들의 특성과 속성을 논의합니다.

Stanford/ASU 모델

가장 인기 있는 물리 기반 RRAM 모델 중 하나는 Guan 등에 의해 제안되고 Chen 등에 의해 개발된 Stanford/ASU RRAM 모델입니다. 이 모델은 HfO₂ RRAM의 I-V 스위칭 특성 검증에 적용되었으며 줄 가열과 온도 변화가 RRAM 소자 스위칭에 미치는 영향을 포함합니다.

이 모델은 유전체 스위칭 층 내 CF 성장에 의존합니다. 필라멘트 갭, 즉 CF 끝단과 상부 전극 사이의 갭이 이 모델의 내부 상태 변수입니다. 유전체 내 CF 성장은 산소 이온 이동과 산소 공공의 재생 및 재결합에 기인합니다. 따라서 필라멘트 갭(g)의 변화율은 다음과 같이 주어집니다.

$$ \frac{dg}{dt} = V_0 \exp\left(\frac{-E_{a,m}}{k_b T}\right) \sinh\left(\frac{q a_h \gamma V}{L k_b T}\right) $$ (1)

여기서 E_a는 활성화 에너지, V는 소자에 인가된 전압 크기, L은 스위칭 소재 두께, a_h는 호핑 거리, γ는 국소 전기장 증강 계수, V₀는 탈출 시도 주파수를 포함한 속도, K_b는 볼츠만 상수, q는 기본 전하 단위, T는 전도성 필라멘트 온도입니다.

이 모델에서는 갭 크기의 공간적 변동뿐만 아니라 이온 공정의 확률적 특성으로 인한 변동도 고려됩니다. 노이즈 신호를 갭 거리에 추가해 이러한 변동을 설명합니다.

$$ g_{|t+\Delta t} = F\left[g_{|t}, \frac{dg}{dt}\right] + \delta_g \times \tilde{X}(n)\Delta t, \quad n = \frac{t}{T_{GN}} $$ (2)

여기서 Δt는 시뮬레이션 시간 단계, 함수 F는 t에서 Δt까지 갭 크기의 시간 진화를 나타냅니다. \(\tilde{X}(n)\)은 평균 0인 가우시안 노이즈 시퀀스입니다. T_GN은 \(\tilde{X}(n)\)이 다음 무작위 값으로 변경되는 시간 간격입니다.

갭 크기 변동 δ_g는 이온의 운동 에너지와 필라멘트 온도에 따라 달라집니다.

$$ \delta_g(T) = \frac{\delta_g^0}{\left\{1+\exp\left(\frac{T_{\text{crit}}-T}{T_{\text{smith}}}\right)\right\}} $$ (3)

여기서 δ⁰_g와 T_smith는 실험에 저항 분포 곡선을 맞추기 위한 피팅 계수이고, T_crit는 갭 크기가 유의미하게 변하는 임계 온도입니다.

이 모델은 온도에 강한 의존성을 보이므로 'T'의 변화를 고려해야 합니다. 셀 특성 변화에 따라 동적 내부 영역 온도 'T'가 크게 변하는 반면, 외부 영역은 균일하고 안정한 온도(T_bath)로 가정되며 다음과 같이 관련됩니다.

$$ c_p \frac{dT}{dt} = V(t)I(t) - k(T-T_{\text{bath}}) $$ (4)

여기서 C_p는 내부 영역의 유효 열용량, V(t)I(t)는 줄 가열을 나타내며, k는 유효 열전도도입니다.

일반화된 전도 메커니즘을 사용해 전류 전도는 다음과 같이 정의됩니다.

$$ I(g,v) = I_0 \exp\left(\frac{-g}{g_0}\right) \sinh\left(\frac{V}{V_0}\right) $$ (5)

여기서 I₀, g₀, V₀는 실험 결과와 맞추기 위한 피팅 파라미터입니다.

이 모델의 중요한 특징 중 하나는 뉴로모픽 응용과 RRAM 시냅스 소자 설계에 구현되어 모델에 큰 유연성과 다양한 뉴로모픽 시스템 구현을 위한 추가 범위를 제공한다는 점입니다.

물리 전기-열 모델

물리 전기-열 모델은 Kim 등에 의해 개발되어 탄탈륨 펜타옥사이드(Ta₂O₅) 기반 이중층 RRAM에 구현되었습니다. 이 물리 모델은 유한 요소 풀이 방법을 기반으로 미분 방정식을 풉니다. 이 모델은 전기열 물리 현상 접근법을 모델링에 활용하므로 유한 요소법(FEM) 솔버를 통합해 시스템을 매우 정확하게 시뮬레이션할 수 있는 장점이 있습니다. 그러나 이 접근법의 단점은 SPICE와 Verilog 회로 솔버에 구현하기 어렵다는 점입니다.

이 모델은 CF를 산소 공공을 도펀트로 가진 도핑 영역으로 기술하며, CF가 소자의 상부에서 하부 전극까지 연장됩니다. 공공 이동의 드리프트-확산을 기술하기 위해 이 모델은 산소 이온과 공공 모두 같은 방정식으로 설명할 수 있다고 가정합니다. Mott와 Gurney의 이온 모델을 여기서 사용해 공정을 설명합니다.

$$ \frac{dn_D}{dt} = \Delta \times \left(D_s \Delta_{n_D} - \mu v n_D\right) + G $$ (6)

여기서 D_s는 확산 공정을 설명하고, v는 공공의 드리프트 속도를 주며, G는 실제 SET 과정을 설명하는 CF 성장률입니다. 파라미터는 다음과 같이 정의됩니다.

$$ D_s = \frac{1}{2} a^2 f_e \exp\left(\frac{-E_a}{k_B T}\right) $$ (7)

$$ v = a_h f \exp\left(\frac{-E_a}{k_B T}\right) \sinh\left(\frac{q a_h E}{k_B T}\right) $$ (8)

$$ G = A \exp\left(\frac{-(E_a - q l_m E)}{k_B T}\right) $$ (9)

여기서 l_m은 메쉬 크기입니다.

이 방정식들은 SET 및 RESET 전환 중 소자의 물리적 변환을 지배하므로 본질적으로 CF 성장과 파열을 제어합니다.

Huang의 물리 모델

Huang 등에 의해 개발된 Huang의 물리 모델은 CF 폭과 필라멘트-전극 간 갭을 상태 변수 역학에 영향을 미치는 요소로 고려하는 매우 포괄적인 RRAM 소자 물리 모델입니다. 또한 이 모델에서는 온도 분포도 고려됩니다.

SET/RESET 과정은 산소 이온(O²⁻)과 산소 공공(V₀)의 생성/재결합 과정의 결과로 간주됩니다. SET 과정 동안 CF는 상부 전극(T.E) 끝단에서 진화하기 시작하며 전압 증가에 따라 반경 방향으로 늘어나 최종 CF 폭 'W'를 형성합니다. 이 모델은 CF의 대칭 원통형 형태를 가정합니다. RESET 과정 동안 CF는 TE에서 시작해 전압 증가에 따라 완전히 용해될 때까지 파열됩니다. 필라멘트 갭 거리 'x'는 활성 전극 층(T.E)과 CF 끝단 사이의 갭으로 정의됩니다.

따라서 SET 과정에서는 파라미터 'W'가 상태 변수로 작용하고, RESET에서는 파라미터 'x'가 상태 변수로 작용합니다. 따라서 dx/dt와 dw/dt가 SET/RESET 전환 중 소자 역학을 정의합니다.

첫 번째 리셋 과정 동안 전극에 의한 CF 감소율, 즉 O²⁻ 방출은 다음과 같이 표현됩니다.

$$ \frac{dx}{dt} = a f \exp\left(\frac{-E_i - \gamma Z_e V}{k_B T}\right) $$ (10)

산화물 층 내 O²⁻ 호핑의 경우, 두 V₀ 사이 거리 'a'를 가진 CF 감소율은 다음과 같습니다.

$$ \frac{dx}{dt} = a f \exp\left(\frac{-E_h}{k_B T}\right) \sinh\left(\frac{a_h Z_e E}{k_B T}\right) $$ (11)

RESET 과정이 O²⁻와 V₀ 간 재결합에 의해 지배되는 경우는 다음과 같이 표현됩니다.

$$ \frac{dx}{dt} = a f \exp\left(\frac{-\Delta E_r}{k_B T}\right) $$ (12)

초기 얇은 CF로 성장한 산소 공공 재결합에 의해 지배되는 SET 과정 초기 단계는 다음과 같습니다.

$$ \frac{dx}{dt} = -a f_e \exp\left(\frac{-E_a - \alpha_a Z_e E}{k_B T}\right) $$ (13)

여기서 Z와 α_g는 피팅 파라미터입니다.

두 번째 단계에서 CF는 반경 방향으로 성장하며 다음과 같이 정의됩니다.

$$ \frac{dw}{dt} = \left(\Delta w + \frac{\Delta w^2}{2w}\right) f_e \exp\left(\frac{-E_a - \gamma Z_e v}{k_B T}\right) $$ (14)

소자를 흐르는 전류는 전압과 갭 거리와의 호핑 전류 상관관계로 모델링됩니다.

$$ i = i_0 \exp\left(\frac{-x}{x_T}\right) \sinh\left(\frac{v}{v_T}\right) $$ (15)

이 모델은 HfO_x/TiO_x 시스템에서 검증되었으며, 실험 및 시뮬레이션 결과 간 꽤 정확한 일치를 얻었습니다. 이 모델은 RRAM 동작에 영향을 미치는 중요한 공정들을 고려하지만, 몇 가지 한계가 있습니다. 가장 중요한 것은 SPICE 및 Verilog-A와 호환되지 않는다는 점입니다.

필라멘트 용해 모델

이 모델은 Russo 등에 의해 단극성 RRAM 소자 전용으로 개발되었으나, 나중에 양극성 RRAM 소자용으로도 수정되었습니다. 필라멘트 용해 모델은 줄 가열로 인한 상당한 온도 변화 효과 하에서 CF 파열에 기반합니다.

이 모델의 중요한 장점 중 하나는 소자 전류와 줄 가열로 인한 온도 변화, 용해 속도를 설명하기 위해 간단한 편미분 방정식을 활용한다는 점입니다. 소자 내 전류 전도는 푸아송 방정식으로 기술됩니다.

$$ \nabla \times \left(\frac{1}{\varphi} \nabla_v\right) = 0 $$ (16)

여기서 φ는 산화물 저항률이고 v는 한쪽 전극에 외부 바이어스 전압 인가 시 다른 전극이 접지된 상태에서의 전기 포텐셜을 정의합니다.

CF는 여러 메쉬 그리드로 나누어지며 각 메쉬 그리드 지점에서 온도를 계산해 CF 파열을 기술합니다. 푸리에 정상 상태 열 방정식이 이 효과를 설명합니다.

$$ -\nabla \times (k \nabla T) = \varphi J^2 $$ (17)

여기서 k는 산화물 층 열전도도, J는 전류 밀도, T는 소자 온도입니다.

소자 온도 'T'가 임계 온도에 도달하면 소자가 리셋되고 CF 용해가 발생합니다. 용해 인자는 다음과 같이 모델링됩니다.

$$ V_{\text{DIS}} = V_{\text{DIS-F}} \exp\left(\frac{-E_a}{k_B T}\right) $$ (18)

여기서 E_a는 활성화 에너지, k_b는 볼츠만 상수, V_DIS-F는 피팅 파라미터, V_DIS는 대칭 축 방향 CF 경계 속도입니다.

CF의 저항률은 온도 의존적이며 다음과 같이 기술됩니다.

$$ \varphi_{\text{CF}}(T) = \varphi_{\text{CF-RT}} \left[1 + C(T-T_0)\right] $$ (19)

여기서 C는 실험적으로 계산된 저항률 온도 계수이고 φ_CF-RT는 실온에서 표준 CF 저항률입니다.

COMSOL Multiphysics 소프트웨어가 이 RRAM 모델의 결합 방정식 풀이에 사용되며, 이는 다중 물리 기능과 그러한 시뮬레이션 처리 능력 때문입니다.

Bocquet 양극성 모델

Bocquet 양극성 모델은 물리 기반 모델링 접근법을 이용해 양극성 산화물 기반 저항 스위칭 메모리를 기술합니다. Bocquet 양극성 모델은 RRAM 소자의 전기 형성 과정을 기술하는 것 외에도 Bocquet 단극성 모델의 일부 특성을 활용하고 양극성 스위칭 특성에 따라 크게 수정합니다. 이 모델에서 CF 반경은 스위칭 속도를 효과적으로 지배하는 내부 상태 변수입니다.

전기 형성 단계를 모델링하기 위해 Bocquet 양극성 모델은 전기 형성률(τ_Form)을 활용해 원시 산화물에서 스위칭 가능한 서브 산화물로의 변환 메커니즘을 상세히 설명합니다. 전기 형성 단계는 다음과 같이 모델링됩니다.

$$ \tau_{\text{form}} = \tau_{\text{form}0} \exp\left(\frac{E_{a\text{Form}} - q \alpha_s V_{\text{cell}}}{k_B T}\right) $$ (20)

$$ \frac{dr_{\text{CFmax}}}{dx} = \frac{r_{\text{work}} - r_{\text{CFmax}}}{\tau_{\text{form}}} $$ (21)

여기서 E_aForm은 전기 형성 활성화 에너지, τ_form0은 공칭 형성률, α_s는 전하 이동 계수, V_cell은 상부 및 하부 전극 간 인가 전압, r_CF는 0에서 r_CFmax까지 변하는 CF 반경, q는 전자 기본 전하, T는 소자 온도, k_B는 볼츠만 상수입니다.

Butler-Volmer 방정식에서 유도된 전기화학 레독스 반응을 이용해 SET/RESET 동작을 설명합니다.

$$ \tau_{\text{Red}} = \tau_{\text{Redox}} \exp\left(\frac{E_a - q \alpha_s V_{\text{cell}}}{k_B T}\right) $$ (22)

$$ \tau_{\text{Ox}} = \tau_{\text{Redox}} \exp\left(\frac{E_a + q(1-\alpha_s) V_{\text{cell}}}{k_B T}\right) $$ (23)

여기서 τ_Red와 τ_Ox는 각각 환원과 산화 속도입니다. τ_Redox는 환원과 산화 반응을 모두 고려한 유효 반응 속도입니다.

위 두 방정식을 결합해 스위칭 속도를 얻습니다.

$$ \frac{dr_{CF}}{dt} = \frac{r_{\text{CFmax}} - r_{\text{CF}}}{\tau_{\text{red}}} - \frac{r_{\text{CF}}}{\tau_{\text{Ox}}} $$ (24)

Bocquet 양극성 모델은 온도 효과도 포함하는 꽤 포괄적인 모델입니다. 국소 필라멘트 온도는 열 방정식과 결합되며 식 (25)에 나와 있고, 원통형 필라멘트를 고려한 온도는 식 (26)에, x=0(필라멘트 중간)에서 도달하는 최대 온도는 식 (27)에, 작업 영역의 등가 전기 전도도(σ_eq)는 식 (28)에 나와 있습니다.

$$ \sigma_x F(x)^2 = -k_{th} \frac{d^2 T(x)}{dx^2} $$ (25)

$$ T(x) = T_{\text{amb}} + \frac{V_{\text{cell}}^2}{2 L_x^2 k_{th}} \left(\frac{L_x^2}{4} - x^2\right) \sigma_{eq} $$ (26)

$$ T = T_{\text{amb}} + \frac{V_{\text{cell}}^2}{8 k_{th}} \sigma_{eq} $$ (27)

$$ \sigma_{eq} = \sigma_{CF} \frac{r_{CF}^2}{r_{\text{work}}^2} - \sigma_{Ox} \frac{r_{\text{CFmax}}^2 - r_{CF}^2}{r_{\text{work}}^2} $$ (28)

여기서 σ_x는 국소 전기 전도도, F(x)는 국소 전기장, σ_CF는 전도성 필라멘트 전기 전도도, k_th는 열전도도, T_amb는 주위 온도입니다.

여기서 CF 반경 증가에 따라 온도가 증가해 양성 피드백 루프로 인한 자기 가속 반응이 발생함을 언급해야 합니다. 반면 자기 제한 반응(소프트 리셋)은 RESET 동작 중 온도와 CF 반경 감소로 인해 발생합니다.

OxRRAM에서 흐르는 총 전류는 전도 영역을 흐르는 전류(I_CF), 스위처블 서브 산화물을 통한 전도(I_sub-oxide), 스위칭되지 않은 원시 산화물을 통한 전도(I_pristine)의 합입니다. 총 전류는 다음과 같습니다.

$$ I_{\text{cell}} = I_{\text{sub-oxide}} + I_{\text{CF}} + I_{\text{Pristine}} $$ (29)

$$ I_{\text{CF}} = F \pi \sigma_{CF} r_{CF}^2 $$ (30)

$$ I_{\text{sub-oxide}} = F \pi \sigma_{Ox} (r_{\text{CFmax}}^2 - r_{CF}^2) $$ (31)

$$ I_{\text{Pristine}} = S_{\text{cell}} A F^2 \exp\left(\frac{-B}{F}\right) $$ (32)

$$ A = \frac{m_e q^3}{8 \pi h m_e^{ox} \phi_b} $$ (33)

파라미터 B_e는 금속-산화물 장벽 높이(ϕ_b)에 의존하며 다음과 같습니다.

$$ \text{if } \phi_b \geq q L_x F: B_e = \frac{8 \pi \sqrt{2 m_e^{ox}}}{3 h q} \left[\phi_b^{3/2} - (\phi_b - q L_x E)^{3/2}\right] $$

$$ \text{otherwise}, B_e = \frac{8 \pi \sqrt{2 m_e^{ox}}}{3 h q} \phi_b^{3/2} $$ (34)

여기서 m_e와 m_e^ox는 각각 캐소드와 산화물 내 유효 전자 질량, F = V_cell/L_x는 활성 층 전체 전기장, h는 플랑크 상수, S_cell은 RRAM 셀 단면적입니다.

전기 시뮬레이터 구현을 위해 이산 해법이 필요합니다. 이 모델은 이 측면을 잘 고려해 전기 회로 시뮬레이션에 적합합니다. 이 모델은 Eldo 회로 시뮬레이터에 방정식을 구현합니다. 이산 해법은 다음과 같습니다.

$$ r_{\text{CFmax}_{i+1}} = (r_{\text{CFmax}_i} - r_{\text{work}}) e^{-\Delta t / \tau_{\text{form}}} + r_{\text{work}} $$ (35)

$$ r_{CF_{i+1}} = \left(r_{CF_i} - r_{\text{CFmax}_i} \frac{\tau_{eq}}{\tau_{\text{Red}}}\right) e^{-\Delta t / \tau_{eq}} + r_{\text{CFmax}_i} \frac{\tau_{eq}}{\tau_{\text{Red}}} $$ (36)

$$ \text{where } \tau_{eq} = \frac{\tau_{\text{Red}} \times \tau_{\text{Ox}}}{\tau_{\text{Red}} + \tau_{\text{Ox}}} $$ (37)

이 모델은 HfO₂ 기반 시스템의 전기적 특성화에 대해 검증되었습니다. 이 모델의 중요한 특징은 소자 간 변동성을 효과적으로 고려할 수 있다는 점입니다. 이 모델의 주요 한계 중 하나는 전류 또는 전압 임계값이 없다는 점입니다.

이 섹션에서는 본 논문에서 논의된 RRAM 모델들의 다양한 특성과 기능을 상세히 제시합니다. 본 논문에서 논의된 RRAM 모델들의 비교 분석은 표 5에 제시되어 있습니다.

RRAM 응용

RRAM은 높은 속도, 비휘발성 데이터 저장 능력, 향상된 저장 밀도, 로직 컴퓨팅 기능으로 인해 메모리 계층을 개혁할 잠재력을 가진 차세대 메모리 기술 중 가장 눈에 띄는 후보로 여겨집니다. RRAM의 다양한 새로운 응용을 이 섹션에서 논의합니다.

비휘발성 로직

폰 노이만 아키텍처를 가진 컴퓨터 시스템에서 연산 유닛과 메모리 유닛이 분리되어 있어 명령어 코드와 데이터가 버스 간 전송됩니다. 이 데이터 전송 과정은 에너지 소비 증가와 시간 지연을 초래하며, 일반적으로 '폰 노이만 병목 현상'이라 불립니다. 폰 노이만 병목 현상 완화를 위해 RRAM 크로스바 어레이를 활용한 컴퓨팅 과정이 제안되며, 이는 메모리와 연산 동작을 같은 코어에서 수행하도록 변경합니다. 또한 높은 집적 밀도와 저비용 달성을 위해 RRAM의 두 단자 소형 소자 구조와 4F² 어레이 아키텍처가 매우 유용합니다. 예를 들어 '로직 NOT', '로직 AND', '로직 OR' 같은 간단한 불리언 로직 기능을 얻으려면 여러 트랜지스터가 필요하며 각 트랜지스터는 8-10F² 면적을 차지합니다. 이러한 로직 기능은 2-3개 RRAM 셀을 사용해 구현할 수 있어 총 면적이 약 10F²에 불과합니다.

현재까지 불리언 로직 기능 구현을 위한 여러 방법이 제안되었습니다. 불리언 컴퓨팅은 뉴로모픽 컴퓨팅과 양자 컴퓨팅 같은 기존 비불리언 컴퓨팅 패러다임보다 훨씬 더 확립되어 있습니다. 따라서 새로운 알고리즘이나 소프트웨어 개발 없이 CPU나 MCU의 에너지 및 비용 효율을 높일 수 있습니다. 다만 크로스바 어레이에서 복잡한 컴퓨팅 작업을 구현하는 기술적 해결책이 아직 부족합니다. 따라서 현재까지 대부분의 연구는 기본 로직 레벨 시연에만 초점을 맞추고 있습니다. RRAM 어레이를 사용해 전체 컴퓨팅 유닛을 구현하는 것은 꽤 복잡하기 때문입니다.

뉴로모픽 컴퓨팅

폰 노이만 병목 현상을 극복하는 효과적인 방법 중 하나는 뇌 영감 뉴로모픽 컴퓨팅으로, 시각/오디오 인식, 자율 주행, 실시간 빅데이터 분석 등 광범위한 복잡하고 인지적인 작업에서 유망한 잠재력을 보여주었습니다. CMOS 기반 뉴로모픽 네트워크에 비해 RRAM 어레이 기반 뉴로모픽 컴퓨팅은 온칩 가중치 저장, 온라인 학습, 훨씬 더 큰 어레이 크기로의 확장성 측면에서 장점을 제공합니다. 또한 RRAM의 처리 속도는 세 자릿수 향상되고 전력 소비율은 네 자릿수 감소합니다.

하드웨어 구현 뉴로모픽 컴퓨팅 패러다임 실현을 위해 두 가지 방법이 제안됩니다: 하나는 생물학적 신경망의 구조와 작동 메커니즘을 모방하는 전략이고, 다른 하나는 기존 인공 신경망(ANN) 알고리즘을 가속화하는 방법입니다. 신경망에서 시냅스는 다른 뉴런 간 스파이크 전송뿐만 아니라 전송 가중치에 대한 정보 저장에도 사용됩니다. 가중치 정보는 스파이크 타이밍 의존적 가소성(STDP)과 스파이크 비율 의존적 가소성(SRDP) 같은 특정 학습 규칙을 통해 획득할 수 있습니다. 문헌에 보고된 일부 연구들이 RRAM 소자에서 이러한 학습 규칙을 에뮬레이트하려 시도했으나, 이론적 알고리즘이 여전히 부족해 복잡한 작업으로 그런 바이오 영감 학습 규칙을 확장하는 것은 꽤 복잡합니다.

실용적 접근법은 ANN을 RRAM 기반 뉴로모픽 네트워크에 직접 매핑하는 것입니다. 이 방법을 기반으로 패턴 및 음성 인식 같은 일부 고급 작업이 시연되었습니다. 매우 유망하지만, 소재 최적화, 변동 억제, 제어 회로 설계, 아키텍처, 아날로그 컴퓨팅을 위한 알고리즘 설계 등 다양한 이슈가 효과적으로 해결되어야 하므로 RRAM 기반 시냅스는 아직 적용 단계에서 멀리 떨어져 있습니다.

보안 응용

정보 기술 분야의 급속한 발전으로 보안 측면이 더욱 중요해졌으며, 하드웨어 기반 보안 집적 회로의 필요성이 대두되었습니다. 반도체 제조 공정의 무작위성을 활용하는 CMOS 로직 기반 보안 회로와 달리, RRAM 기반 보안 회로는 완전히 무작위적인 스위칭 메커니즘으로 인해 다양한 유형의 공격에 더 강건합니다. 보안 응용에서는 RRAM 소자 파라미터의 더 큰 변동, 즉 랜덤 텔레그래프 노이즈(RTN), 저항 변동, 확률적 스위칭이 바람직한데, 이는 수많은 파라미터 중 더 작은 변동도를 요구하는 메모리 응용과 상당히 다릅니다.

RRAM 기반 물리적 복제 방지 함수(PUF)라는 새로운 보안 기능이 소자 인증(강력한 PUF)과 키 생성(약한 PUF) 응용을 위해 제안되었습니다. 강력한 PUF에는 훨씬 더 많은 입력-출력 쌍(챌린지-응답 쌍, CRP)이 필요하지만, 약한 PUF에는 극도로 높은 신뢰성을 가진 소량의 CRP만 필요합니다. RRAM 기반 PUF가 놀라운 성능을 시연했지만, 이 새로운 원시 요소가 하드웨어 보안 분야 내에서 성숙해지도록 더 많은 실용적 시연과 추가 평가가 필요합니다.

비휘발성 SRAM

SRAM과 DRAM 같은 휘발성 메모리 기술은 현재 모바일 SoC 칩에서 정적 전력의 절반 이상을 소비할 수 있습니다. 따라서 빠른 병렬 메모리 동작, 면적 축소, 저에너지 소비를 달성하기 위해 두 개의 RRAM 셀이 8개 트랜지스터 위에 적층된 8T2R 구조의 RRAM 기반 비휘발성 SRAM(nvSRAM)이 제안되었습니다. 또한 RRAM 기반 4T2R 셀 구조의 비휘발성 삼진법 콘텐츠 주소 지정 메모리(TCAM)와 감소된 스트레스 시간과 쓰기 전력을 가진 비휘발성 플립플롭이 최근 시연되었습니다.

도전 과제와 미래 전망

지난 몇 년간 차세대 메모리 기술 분야 연구가 크게 성장했으며, 고속 저전력 임베디드 메모리 응용 잠재력을 시연하는 여러 시제품 RRAM 제품이 개발되었습니다. RRAM은 단순한 구조, 기존 CMOS 기술과의 호환성, 좋은 스위칭 속도, 최소 치수로 확장 가능 등의 장점으로 가장 유망한 메모리 기술 중 하나입니다. 사실 현재 플래시 메모리 기술은 더 낮은 차원으로 축소하는 데 어려움을 겪고 있어, RRAM이 특히 고속 동작과 중간 크기 저장 밀도 메모리 응용 분야에서 잠재적 대체재로 부상하고 있습니다.

철저히 조사되어야 할 가장 중요한 측면 중 하나는 RRAM의 신뢰성입니다. 소자 동작 실패를 감지하는 메커니즘이 개발되어야 합니다. 또한 견고한 신호 감지를 위한 테스트 요소 그룹(TEG) 설계 같은 회로 설계는 RRAM 소자 등장의 중요한 도전 과제 중 하나입니다. RRAM에서 고밀도 메모리 동작을 달성하려면 1D1R 동작이 필수적입니다. 이는 RRAM 소자를 단극성 모드로 동작시킴으로써 실현할 수 있습니다. 그러나 단극성 동작에서는 양극성 동작에 비해 리셋 과정에 더 높은 전류가 필요합니다. 이는 열 효과가 단극성 리셋 과정에서 중요한 역할을 하기 때문입니다. 따라서 고밀도 1D1R RRAM 어레이를 실현하려면 메모리 소자 내부와 외부의 열 효과를 모두 고려해야 합니다. 또한 현재까지 단일 RRAM 소자에서 빠른 스위칭, 저전력, 안정적 동작을 동시에 보고한 기술은 없습니다. RRAM 내구성이 10¹²까지 보고되었으나, DRAM을 대체하기에는 아직 충분하지 않습니다. RRAM은 DRAM 대체에 충분한 스위칭 속도를 가지며 RRAM 제조에 사용되는 소재가 DRAM과 매우 유사하므로, RRAM 내구성 특성 개선이 중요한 도전 과제입니다. 내구성 특성 개선을 위해 전극과 산화물 층 계면에서의 산소 이동을 제어할 필요가 있습니다. 저항 스위칭 중 산소가 전극으로 침투하는 것을 방지하기 위해 쉽게 산화되어 산소 저장소 역할을 할 수 있는 두 번째 금속 층을 계면에 삽입하는 것이 제안됩니다. 지금까지 RRAM 개발을 방해하는 가장 중요한 도전 과제는 소자 스위칭 메커니즘을 제대로 이해하는 것으로, 이는 오랫동안 전 세계 연구자들에 의해 논의되어 왔습니다. 다양한 보고된 RRAM 소자의 일관되지 않은 스위칭 메커니즘은 제조 공정 변동 때문으로 여겨지며, 따라서 미래에 RRAM 소자 스위칭 메커니즘에 대한 더 나은 이해를 위해 더 엄격한 분석이 필요합니다. 앞서 언급한 이슈들이 미래 메모리 응용에서 RRAM 구현 전에 효과적으로 처리되어야 합니다. RRAM이 뉴로모픽 연산에 매우 매력적이지만, RRAM 산업화의 가장 큰 걸림돌은 명목상 동작 조건뿐만 아니라 고온에서도 변동성 이슈를 해결하는 능력에 달려 있습니다. 광범위한 응용 분야에서 사용되기 전에는 이 문제를 해결해야 합니다.

결론

본 리뷰 논문은 메모리 아키텍처 발전, 현재 트렌드, 한계에 대한 간략한 소개와 함께 차세대 메모리 기술 분야에 대한 가치 있는 통찰을 제공합니다. RRAM의 중요성, 구조, 작동 메커니즘, 분류를 강조하는 상세한 논의를 제시했습니다. 주요 성능 파라미터와 RRAM 동작에 미치는 영향도 현재 원고에서 상세히 다루었습니다. RRAM의 MLC 능력과 방법론에 대한 정교한 연구를 제시했습니다. 원고에서는 널리 받아들여지는 RRAM 모델들의 중요한 기능들도 논의합니다. 비휘발성 로직, 뉴로모픽 컴퓨팅, 보안, 비휘발성 SRAM 등 다양한 중요 응용을 위한 RRAM 구현을 강조했습니다. RRAM 기술에서 상당한 성공을 거두었으나, 높은 동작 전류, 낮은 저항 비율, 신뢰성 이슈 등 다양한 도전 과제로 인해 더 많은 작업이 필요합니다. 연구 노력은 더 빠른 프로그래밍/지우기, 낮은 전력 소비, 다층 저장 능력 구현을 통한 저장 밀도 향상, 제조 공정 개선을 통한 균일성 향상 달성을 위한 방법 개발에 목표를 두어야 합니다. 또한 임베디드 메모리와 비휘발성 로직 응용 분야에서 RRAM 활용에 대한 새로운 초점이 필요합니다. 이 분야에서의 돌파구가 훨씬 더 흥미롭고 중요하기 때문입니다. 지속적인 작업과 개선을 통해 RRAM 소자가 미래 비휘발성 메모리 응용을 위한 뛰어난 기술이 될 것임이 필수적입니다.